完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
3016
|
本帖最后由 yogaqingyun 于 2016-1-11 13:17 编辑
b=1时输出高阻态，cde都是高电平，当d变为低电平，ce也都为低；b=0时，输出为a是低电平。求个小程序，我自己的仿真总是不对啊。用Verilog描述完是这样的就行。 
0
已退回5积分
|
|
相关推荐
3个回答
|
|
|
大神们都哪去了呀
|
|
|
2016-1-11 14:35:07
评论
|
|
|
顶。。。。。。。。。。。。
|
|
|
|
|
|
http://blog.chinaaet.com/zzuxzt/p/39832为什么不先百度呢？
|
|
|
2016-1-14 10:44:30
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1367 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1046 浏览 0 评论
2442 浏览 1 评论
2146 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2408 浏览 0 评论
1896 浏览 50 评论
6018 浏览 113 评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
![]8IPB36$KZ@E@U6V5%J_`K1.png](https://staticbbs.elecfans.com/static/image/common/none.gif "]8IPB36$KZ@E@U6V5%J_`K1.png")
淘帖
3444
