[问答]

组合逻辑消除竞争

4122

问答对人有帮助，内容完整，我也想知道答案 0 本帖最后由 inception1900 于 2015-11-16 14:51 编辑 tmp，tmp_num 是std_logic_vector(15 downto 0),tmp输入，tmp_num 输出，如何消除下面VHDL描述组合逻辑出现的竞争（不采用时钟方式） tmp_num(15)<=tmp(15); tmp_num(14)<=tmp(14) xor tmp_num(15); tmp_num(13)<=tmp(13) xor tmp_num(14); tmp_num(12)<=tmp(12) xor tmp_num(13); tmp_num(11)<=tmp(11) xor tmp_num(12); tmp_num(10)<=tmp(10) xor tmp_num(11); tmp_num(9)<=tmp(9) xor tmp_num(10); tmp_num(8)<=tmp(8) xor tmp_num(9); tmp_num(7)<=tmp(7) xor tmp_num(8); tmp_num(6)<=tmp(6) xor tmp_num(7); tmp_num(5)<=tmp(5) xor tmp_num(6); tmp_num(4)<=tmp(4) xor tmp_num(5); tmp_num(3)<=tmp(3) xor tmp_num(4); tmp_num(2)<=tmp(2) xor tmp_num(3); tmp_num(1)<=tmp(1) xor tmp_num(2); tmp_num(0)<=tmp(0) xor tmp_num(1); 0 已退回10积分
2015-11-16 14:50:26　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报 inception1900 相关推荐 • 组合逻辑电路的竞争冒险，输入信号同时从1变0会产生竞争冒险吗 4256 • 怎样消除竞争冒险 8074 • [DRC 23-20]规则违规（LUTLP-1）组合循环造成竞争条件怎么办？ 5737 • proteus仿真atmega16读取sht10提示逻辑竞争 3508 • FPGA中组合逻辑门占用资源过多怎么降低呢？ 3215 • 谈一谈组合逻辑电路与时序逻辑电路 2404 • 为什么FPGA可以用来实现组合逻辑电路和时序逻辑电路呢？ 2561 • 如何利用译码器进行组合逻辑电路的设计呢 1235 • TTL与COMS电平可以直接互连吗？ 4773 • ISE中的PAD TO PAD CONSTRAINT只是输入输出之间的组合逻辑的时延吗？ 2324 1个回答