[FPGA作品]

Xilinx FPGA入门连载23：PLL实例之功能简介

rousong1989

2015-11-10 08:44:06 3113

0 `Xilinx FPGA入门连载23：PLL实例之功能简介特权同学，版权所有配套例程和更多资料下载链接： http://pan.baidu.com/s/1jGjAhEm 1 PLL概述 PLL(Phase Locked Loop)：为锁相回路或锁相环，用来统一整合时脉讯号，使内存能正确的存取资料。PLL用于振荡器中的反馈技术。许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。而我们在这里所说的PLL，没有上面一段定义那么晦涩难懂，大家记住PLL一个最主要的功能，即能够对输入的基准时钟信号进行一定范围内的分频或者倍频，从而产生多个输出时钟信号供芯片内部的各个功能模块使用。 2 功能简介如图所示，本实例将用到FPGA内部的PLL资源，输入FPGA引脚上的25MHz时钟，配置PLL使其输出4路分别为12.5MHz、25MHz、50MHz和100MHz的时钟信号，这4路时钟信号又分别驱动4个不同位宽的计数器不停的计数工作，这些计数器的最高位最终输出用于控制4个不同的LED亮灭。由于这4个时钟频率都有一定的倍数关系，所以我们也很容易通过调整合理的计数器位宽，达到4个LED闪烁一致的控制。 ` 0
2015-11-10 08:44:06　　评论淘帖0 举报相关推荐 • Xilinx FPGA入门连载35：倒车雷达实例之功能简介 4565 • Xilinx FPGA入门连载47：FPGA片内RAM实例之功能概述 4545 • Xilinx FPGA入门连载59：FPGA 片内ROM FIFO RAM联合实例之功能概述 3511 • Xilinx FPGA入门连载53：FPGA片内FIFO实例之功能仿真 4661 • Xilinx FPGA入门连载55：FPGA 片内异步FIFO实例之功能概述 4549 • Xilinx FPGA入门连载45：FPGA片内ROM实例之功能仿真 3538 • Xilinx FPGA入门连载60：FPGA 片内ROM FIFO RAM联合实例之功能仿真 2825 • Xilinx FPGA入门连载57：FPGA 片内异步FIFO实例之功能仿真 3261 • Xilinx FPGA入门连载51：FPGA片内FIFO实例之功能概述 4366 • Xilinx FPGA入门连载43：FPGA片内ROM实例之功能概述 4548