完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
`Xilinx FPGA入门连载53：FPGA片内FIFO实例之功能仿真 特权同学，版权所有 配套例程和更多资料下载链接： 打开文件夹sp6ex19下的ISE工程。 如图所示，切换到“Design à Simulation”界面。鼠标选中“vtf_sp6.v”文件。 
此时，在“Processer:vtf_sp6”下，选择“SimulateBehavioral Model”，然后点击鼠标右键，弹出菜单中选择“ProcessProperties…”。
如图所示，确认设置好在安装Modelsim过程中编译好的ISELibrary路径。设定完成后点击“OK”回到ISE主界面。
如图所示，双击“Simulate Behavioral Model”开始仿真。
接着，Modelsim中我们可以查看读FIFO的波形。
FIFO操作的规则大体可以归纳如下： ● 写使能信号fifo_wren拉高时，当前的写入数据fifo_wrdb有效，即fifo_wrdb被存储到FIFO中，如测试波形中依次写入的数据56、57、58……。 ● FIFO为空时，指示信号fifo_empty为高电平，一旦写入数据后的第2个时钟周期，fifo_empty为低电平，表示当前FIFO不空。 ● 读使能信号fifo_rden拉高时，第2个时钟周期读出数据出现在fifo_rddb有效，如测试波形中依次写入的数据56、57、58……。 ● FIFO为满时，指示信号fifo_full为高电平，一旦读出数据后的第2个时钟周期，fifo_full为低电平，表示当前FIFO不满。 `
0
|
|
相关推荐
2 个讨论
|
|
只有小组成员才能发言，加入小组>>
885个成员聚集在这个小组
加入小组4533 浏览 0 评论
特权同学 Verilog边码边学 Lesson01 Vivado下载与安装
2647 浏览 1 评论
玩转Zynq连载50——[ex69] FIR滤波器IP仿真实例
4332 浏览 2 评论
玩转Zynq连载49——[ex68] MT9V034摄像头的图像FFT滤波处理
5269 浏览 1 评论
玩转Zynq连载48——[ex67] Vivado FFT和IFFT IP核应用实例
5315 浏览 0 评论
1943浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4658
评论
淘帖
2824
