完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
`Xilinx FPGA入门连载18:蜂鸣器开关实例 特权同学,版权所有 配套例程和更多资料下载链接: 我们已经在sp6_ex2中,知道了蜂鸣器工作的基本原理,即FPGA输出高电平就发出响声,FPGA输出低电平就停止发声。在本节中,我们增加一个拨码开关做控制,让拨码开关的ON或OFF状态相应的去控制蜂鸣器的发声与不发声。 拨码开关SW3的电路图如下所示。拨码开关与FPGA相连接的SW0信号的电平值取决于拨码开关当前的位置,若它连接了2-3脚,那么SW0就是高电平状态,若它连接了3-4脚,就是低电平状态。 如图所示,每一个拨码开关的右侧都有“ON”和“OFF”的丝印标示。“ON”对应的是3-4脚连接状态,“OFF”对应的是2-3脚连接状态。 综上所述,也就是当拨码开关处于“ON”状态时,SW0输出低电平;当拨码开关处于“OFF”状态时,SW0输出高电平。 而我们要实现的功能是,当拨码开关处于“ON”状态时,蜂鸣器发声;当拨码开关处于“OFF”状态时,蜂鸣器不发声。 对于已有的例程,打开工程通常有两种方式。 第一种方式如图所示。直接到sp6ex3工程文件夹下,找到sp6.xise文件,双击它就能够直接启动ISE打开该工程。 第二种方式,先打开ISE。然后如图所示,在菜单中选择“File à Open Project…”。 弹出窗口中,找到sp6ex3工程文件夹,选择sp6.xise文件,单击“打开”。 打开工程以后,如图所示,在“Design à Implementation”窗口下,可以双击查看工程源码sp6.v,或者查看工程的引脚约束脚本sp6.ucf。 |
|
相关推荐
2 个讨论
|
|
很棒,在学习
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
882个成员聚集在这个小组
加入小组4508 浏览 0 评论
特权同学 Verilog边码边学 Lesson01 Vivado下载与安装
2615 浏览 1 评论
玩转Zynq连载50——[ex69] FIR滤波器IP仿真实例
4293 浏览 2 评论
玩转Zynq连载49——[ex68] MT9V034摄像头的图像FFT滤波处理
5243 浏览 1 评论
玩转Zynq连载48——[ex67] Vivado FFT和IFFT IP核应用实例
5279 浏览 0 评论
1923浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-25 23:58 , Processed in 0.540812 second(s), Total 47, Slave 37 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号