完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
6461
|
我是通过quartus来调用Modelsim的，比如程序写完之后综合完成后调用Modelsim进行仿真。
但是如果发现仿真的结果不对，我就要去返回修改verilog代码，再编译综合。那么问题来了， 此时，我是要把Modelsim关闭，再重新调用modelsim吗？ 我一直是这么做得，但是发现很浪费时间，请问各位有什么 好方法吗？ 
1
已退回1积分
|
|
相关推荐
15个回答
|
|
|
如果不是程序或设置问题，那就可能是软件安装不对或软件版本有问题，因为盗版的软件就这样。
|
|
|
|
|
|
输入指令：do [entity_name]_run_msim_rtl_verilog.do。
|
|
|
|
|
|
|
|
|
那就把调用modelsim和自己写do文件 结合起来啊啊啊啊啊啊啊
|
|
|
|
|
|
|
|
|
|
|
|
那就把调用modelsim和自己写do文件 结合起来啊啊啊啊啊啊啊
|
|
|
|
|
|
请问你是不是经常用do文件来操作？这个很重要吗？ |
|
|
|
|
|
挺好用的，我一般是一开始是自动调用的，第二次就写do文件，方便仿真，不用每次都关闭软件重来 |
|
|
|
|
|
比如说，我只是修改了工程中某一个模块的代码，或者我只是修改了testbench的代码，都可以用do文件来对单个文件进行编译，而不用重新再关闭软件重来的吗？我这方面的知识比较欠缺，请多指教。 |
|
|
|
|
crjmail 发表于 2015-10-12 14:41 一般都是这样的，不用关闭了，只要在下面输入do xxx.do就行了，具体自己百度，还有就是修改模块的引脚的时候，记得也要修改testbench |
|
|
|
|
2013crazy 发表于 2015-10-12 22:55 请问你一下，你一般使用Modelsim仿真整个工程还是对工程里的模块单独进行仿真？ |
|
|
|
|
|
都有，一般是先模块仿真通过在总的仿真，我是新手，你借鉴借鉴就好，问问大神们怎么看 |
|
|
|
|
|
|
|
|
2015-10-14 09:55:01
评论
|
|
|
我记得明德扬的视频有相关内容的讲解，可以参考。
|
|
|
2015-10-14 10:02:15
评论
|
|
goodbey155 发表于 2015-10-14 09:55 谢谢，我看一下 |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计50：主要功能测试结果与分析2 nvmePCIe高速存储
252 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49：主要功能测试结果与分析1
1501 浏览 0 评论
907 浏览 0 评论
855 浏览 0 评论
658 浏览 0 评论
4425 浏览 63 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
1769
