[问答]

cyclone iv 关于nCONFIG引脚上电后能够持续多久低电平的问题。

5695

问答对人有帮助，内容完整，我也想知道答案 0 RT所示，根据cyclone iv 手册上所说，配置MSEL引脚，可以配置AS下载模式，我现在配置的是0100，快速串行配置，需要在nCONFIG引脚为低电平时才能配置EPCS芯片，那么我上电后怎么控制这个nCONFIG引脚低电平的时间。 0 已退回1积分
2015-9-25 17:05:01　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报 Yst 相关推荐 • 使用Cyclone IV控制AD7606进行采样时，采样转换明显不正常是什么原因造成？ 300 • AD7606的采样控制，采样转换明显不正常，请问可能是什么原因造成？ 5100 • 什么是Altera系列低成本Cyclone IV FPGA？ 3923 • 求FPGA CYCLONE IV E系列板上晶振的使用 8619 • FPGA输出管脚电平没有变化 4134 • 如何让单片机引脚输出低电平时继电器吸合？ 4185 • 求FPGA CYCLONE IV E系列板上晶振的使用 2303 • AD9789芯片IRQ引脚上电后输出为低电平 1466 • AD7124-4 4线RTD cs给低电平后，CD拉高后为低电平。请问是什么原因？ 3068 • AD7124-4 4线RTD cs给低电平后，无论是否有SCLK脉冲MISO引脚总是有低电平是什么原因？ 368 1个回答

答案对人有帮助，有参考价值 0 我知道你应该采用时序控制，可是我不知道你采用的什么编译器呀！问题可以详细点吗？

2015-10-11 13:31:50 评论举报 yuelongfeis