完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
|
相关推荐
1个回答
|
|
在高速逻辑电路里,这类问题特别脆弱,原因很多:
1、电源与地线的阻抗随频率增加而增加,公共阻抗耦合的发生比较频繁; 2、信号频率较高,通过寄生电容耦合到步线较有效,串扰发生更容易; 3、信号回路尺寸与时钟频率及其谐波的波长相比拟,辐射更加显著。 4、引起信号线路反射的阻抗不匹配问题。 一、总体概念及考虑 1、五一五规则,即时钟频率到5MHz 或脉冲上升时间小于5ns,则PCB 板须 采用多层板。 2、不同电源平面不能重叠。 3、公共阻抗耦合问题。 解决办法: ①模拟与数字电路应有各自的回路,最后单点接地; ②电源线与回线越宽越好; ③缩短印制线长度; ④电源分配系统去耦。 4、减小环路面积及两环路的交链面积。 1、晶振尽可能靠近处理器 2、模拟电路与数字电路占不同的区域 3、高频放在 PCB 板的边缘,并逐层排列 4、用地填充空着的区域 三、布线 1、电源线与回线尽可能靠近,最好的方法各走一面。 2、为模拟电路提供一条零伏回线,信号线与回程线小与5:1。 3、针对长平行走线的串扰,增加其间距或在走线之间加一根零伏线。 4、手工时钟布线,远离I/O 电路,可考虑加专用信号回程线。 5、关键线路如复位线等接近地回线。 6、为使串扰减至最小,采用双面#字型布线。 7、高速线避免走直角。 8、强弱信号线分开。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-18 14:21 , Processed in 0.411892 second(s), Total 50, Slave 40 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号