完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
6666
|
module Verilog1(clk,rst,en,dout);
input clk,en,rst; output [31:0] dout; reg [31:0] Q1; assign dout=Q1; always @(posedge clk or negedge rst) begin if(!rst) Q1<=0; else if(en) begin if(Q1==32`hffffffff)Q1<=32`h00000000; else Q1<=Q1+1`b1;end end endmodule 
0
已退回1积分
|
|
相关推荐
4个回答
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
同问，我用ISim做功能仿真时没出现这样的问题呀，不过最好还是这样写，把 begin
if(Q1==32'hffffffff) Q1<=32'h00000000; else Q1 <= Q1 + 1'b1; end 改写成： begin if(Q1 < 32'hffffffff) Q1 <= Q1 + 1'b1; else Q1 <= 32'b0; |
|
|
2015-9-11 11:45:09
评论
|
|
|
我也赞同楼上的写法，因为你只写if(Q1==32'hffffffff) Q1<=32'h00000000;没有包含Q1 > 32'hffffffff情况
|
|
|
2015-9-11 22:05:36
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1307 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1038 浏览 0 评论
2382 浏览 1 评论
2087 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2349 浏览 0 评论
1870 浏览 49 评论
6008 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
7973
