完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
15387
|
modelsim仿真时想要观察内部数据（非端口数据）在各个时刻的值，如图移动黄线时最左边的比如num和i的值都不变，然后把num拖动到中间灰色窗口，移动黄线依然显示no data，但是仿真的波形没有问题，这些数据应该都是有正确的值得，就想看看各个时刻他们的值是不是正确，求大神指点
0
|
|
相关推荐
9个回答
|
|
|
我前几天刚学也是这样，建议写个do文件，可以把信号添加进去，run下就好
最佳答案
|
|
|
|
|
|
你好，我写了一个do文件，但是提示no design loaded，能不能帮我看看是哪里有问题，谢谢
|
|
|
2015-8-27 12:13:36
评论
|
|
|
我写了一个，但是有错，你能不能帮我看看哪里有问题，谢谢
|
|
|
2015-8-27 12:14:44
评论
|
|
|
|
|
|
|
|
|
感觉我遇到的问题和你是一样的，就是想看内部信号数据，但是从object窗口拖到wave窗口后显示nodata，你不是说写do文件就可以，我想应该按你做的方法就可以解决，do文件，我也不太会写，不知道哪里错了，照网上说的写的，错误提示发给你了
|
|
|
2015-8-27 14:41:10
评论
|
|
runileking 发表于 2015-8-27 14:41 估计是第10行要改为.vt文件里面的architicture(vhdl)的名字 |
|
|
|
|
|
没有.vt文件啊，能不能具体一点，我看看你写的怎么加进去其他信号波形的可好 |
|
|
2015-8-27 18:15:07
评论
|
|
|
好了，我知道了，拉进去再run直接就可以显示了，刚开始弄真捉急啊，很简单个东西弄的，哎 |
|
|
2015-8-27 18:26:08
评论
|
|
|
我还没学verilog,我是用vhdl的 |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
130 浏览 0 评论
NVMe高速传输之摆脱XDMA设计54：如何测试队列管理功能2
363 浏览 0 评论
NVMe高速传输之摆脱XDMA设计53：如何测试队列管理功能
390 浏览 0 评论
NVMe高速传输之摆脱XDMA设计52：主要功能测试结果与分析4（NVMe 指令提交与完成机制测试）
933 浏览 0 评论
NVMe高速传输之摆脱XDMA设计51：主要功能测试结果与分析3 nvmePCIe高速存储 PCIe高速存储
571 浏览 0 评论
4559 浏览 64 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
4471
