FPGA片内FIFO的Xilinx库设置和功能仿真

2484 FPGA

问答对人有帮助，内容完整，我也想知道答案 0 1 Xilinx库设置打开文件夹sp6ex19下的ISE工程。如图所示，切换到“Design à Simulation”界面。鼠标选中“vtf_sp6.v”文件。此时，在“Processer:vtf_sp6”下，选择“SimulateBehavioral Model”，然后点击鼠标右键，弹出菜单中选择“ProcessProperties…”。如图所示，确认设置好在安装Modelsim过程中编译好的ISELibrary路径。设定完成后点击“OK”回到ISE主界面。 2 功能仿真如图所示，双击“Simulate Behavioral Model”开始仿真。接着，Modelsim中我们可以查看读FIFO的波形。 FIFO操作的规则大体可以归纳如下：● 写使能信号fifo_wren拉高时，当前的写入数据fifo_wrdb有效，即fifo_wrdb被存储到FIFO中，如测试波形中依次写入的数据56、57、58……。● FIFO为空时，指示信号fifo_empty为高电平，一旦写入数据后的第2个时钟周期，fifo_empty为低电平，表示当前FIFO不空。● 读使能信号fifo_rden拉高时，第2个时钟周期读出数据出现在fifo_rddb有效，如测试波形中依次写入的数据56、57、58……。● FIFO为满时，指示信号fifo_full为高电平，一旦读出数据后的第2个时钟周期，fifo_full为低电平，表示当前FIFO不满。 0
2019-4-8 09:34:40　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × jerry1978 该类别下有 6 个回答。邀请回答唯安an 该类别下有 5 个回答。邀请回答 h1654155957.9852 该类别下有 4 个回答。邀请回答 LY90186 该类别下有 4 个回答。邀请回答 hjh22678 该类别下有 4 个回答。邀请回答 vnwueurw 该类别下有 4 个回答。邀请回答 vtwterwer 该类别下有 4 个回答。邀请回答 ChristineGu 该类别下有 4 个回答。邀请回答 bei232 该类别下有 4 个回答。邀请回答 diaoshayu 该类别下有 4 个回答。邀请回答 nyvvhxcs 该类别下有 4 个回答。邀请回答周小舟1 该类别下有 4 个回答。邀请回答 liese 该类别下有 4 个回答。邀请回答 cai868 该类别下有 3 个回答。邀请回答报纸弟弟麦花该类别下有 3 个回答。邀请回答 rstech_rd 该类别下有 3 个回答。邀请回答 qinghong325 该类别下有 3 个回答。邀请回答 zzpf 该类别下有 3 个回答。邀请回答 xiaoshuhao 该类别下有 3 个回答。邀请回答 shide87812 该类别下有 3 个回答。邀请回答举报刘斌相关推荐 • FPGA片内FIFO的功能概述和模块划分 2771 • FPGA片内异步FIFO实例 1902 • modelsim 加载xilinx库问题 5501 • FPGA片内ROM初始化文档创建 2870 • proteus 是否支持模拟片内ADC转换？ 3753 • 关于XILINX多片DDR2的硬件设计和MIG 7531 • 如何选择Xilinx的FPGA产品 1946 • 怎么利用异步FIFO和PLL结构来实现高速缓存? 1394 • 基于FPGA的多时钟片上网络该怎么设计？ 2716 • 如何设计嵌入式FIFO数据传输系统？ 1880 1个回答