完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
CMOS摄像头接口时序设计4时序约束(特权同学版权所有) 本文节选自特权同学的图书《FPGA设计实战演练(逻辑篇)》(特权同学版权所有) 配套例程下载链接:http://pan.baidu.com/s/1pJ5bCtt 下面我们来添加时序约束,打开timeQuest,点击菜单栏的ContraintsàCreat Clock,做如图8.54所示的设置,首先约束CMOS Sensor的同步时钟VCLK。(特权同学,版权所有) ![]() 图8.54 VCLK时钟约束 点击ContraintsàSet Maximum Delay,对vdb[0] vdb[1] vdb[2] vdb[3] vdb[4] vdb[5] vdb[6] vdb[7] vhref的set_max_delay做如图8.55所示的设置。(特权同学,版权所有) |
|
相关推荐
1个回答
|
|
只有小组成员才能发言,加入小组>>
874个成员聚集在这个小组
加入小组4390 浏览 0 评论
特权同学 Verilog边码边学 Lesson01 Vivado下载与安装
2531 浏览 1 评论
玩转Zynq连载50——[ex69] FIR滤波器IP仿真实例
4179 浏览 2 评论
玩转Zynq连载49——[ex68] MT9V034摄像头的图像FFT滤波处理
5147 浏览 1 评论
玩转Zynq连载48——[ex67] Vivado FFT和IFFT IP核应用实例
5049 浏览 0 评论
1849浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-1 10:25 , Processed in 0.580668 second(s), Total 77, Slave 57 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191