完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
这个是等精度测频的原理图，闸门信号有效时，当被测信号上升沿来时，两个计数器分别对被测信号和标准时钟信号进行计数，但是现在问题是，怎么控制这两个计数器同时开始计数呢？如果用两个always的话，计数器2可以用 always @(posedge fx or negedge clr) //带清零和使能的计数器 begin if(!clr) counter2 <= 32'b0; //异步复位 else if(Gate) counter2 <= counter2 + 1'b1 else counter2 <= counter2; 但是计数器1，也就是对标准信号的计数，怎么编程实现呢，如果用always的话，always @(posedge fx or negedge clr) ，因为它开始计数的时间就是被测信号上升沿来，门控有效时，但是它是clk来一个它计一个数，着怎么弄呢？ 
1
已退回1积分
|
|
相关推荐
9个回答
|
|
|
谢谢楼主，现在下载学习。。。。。。
|
|
|
|
|
|
楼主电赛吧，metoo，我看别的资料，应该是把闸门信号来作为触发
|
|
|
|
|
|
|
|
|
2015-8-13 09:56:35
评论
|
|
|
不懂帮顶，加油啊
|
|
|
|
|
|
不懂帮顶，加油啊
|
|
|
2016-1-26 14:18:59
评论
|
|
|
always @(posedge fclk or negedge clr) //带清零和使能的计数器
begin if(!clr) counter1 <= 32'b0; //异步复位 else if(Gate) counter1 <= counter1 + 1'b1 else counter1<= counter1; fclk为标准的信号 这样应该可以吧 |
|
|
|
|
|
围观一下
|
|
|
|
|
|
module cnt10(clk,rst,ena,outy,cout);
input clk,rst,ena; output reg [3:0] outy; output cout; always @(posedge clk or posedge rst ) begin if(rst) outy='b0000; else if(ena) begin if (outy<'b1001) outy=outy+1; else outy='b0000; end end assign cout=outy[3] & outy[0]; endmodule |
|
|
|
|
|
直接用标准信号做敏感事件呗。憋学死了。。。
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
1040 浏览 0 评论
372 浏览 0 评论
求助：遇见诡异问题，FPGA模块A输出端口连接模块B输入后，模块A不能正常工作的
1207 浏览 1 评论
425 浏览 0 评论
1154 浏览 1 评论
4042 浏览 91 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
5727
淘帖
3954
