完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
quartus14.0 编译后没错 运行Tools>Run Simulation Tool>RTL Simulation也没有问题 可是运行Tools>Run Simulation Tool>gate level Simulation 却总提示Rerun the EDA Netlist Writer,到工程文件Simulation>modelsim文件夹里也没有.sdo 文件 ,请问大神们有没有什么解决办法 Processing>start>start EDA Netlist Write后也不行
|
|
相关推荐
1个回答
|
|
请问你这个问题解决了吗?我也遇到相同的问题,我用的是quartus15.1,功能仿真可以做,但是时序仿真就出现了这个问题。
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
1224 浏览 0 评论
398 浏览 0 评论
求助:遇见诡异问题,FPGA模块A输出端口连接模块B输入后,模块A不能正常工作的
1381 浏览 1 评论
451 浏览 0 评论
1335 浏览 1 评论
4228 浏览 93 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-14 08:19 , Processed in 0.561842 second(s), Total 70, Slave 53 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191