完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我用Orcad导出netlist时成功了,但是每次导入Allegro时就提示这个错误,我的封装明明都已经做好了,而且psm和pad的文件路径也设置的没有错,哪位大神帮忙解决一下?谢谢啦!急求!
|
|
相关推荐
13个回答
|
|
问题解决了,哈哈
|
|
|
|
你好,我刚才也遇到了你这个同样的问题,不知道你是怎么解决的?还请指教!
|
|
|
|
选netlist路径的时候,选择到netlist那一级,选到上一级就不行了,还有,一定要确认你的元件所有封装都已经做好了,我是直接用的LP Wizard做的,懒得自己弄了,不过这个弄接插件孔类的封装是不好用的。 |
|
1 条评论
|
|
欧阳木辰 发表于 2015-12-14 11:25 确实是netlist路径选错了,选到上面一级了。。 谢谢~ |
|
|
|
我的问题跟你一样,不能预览,我是个新手,pcb导入还是不怎么明白,朋友,可否告诉我一下大致步骤啊
|
|
|
|
|
|
|
|
在allegro中把封装的路径指定好了,就行了。
|
|
|
|
你是怎么解决的,我是个新手,碰到与你一模一样的问题,,能否告诉我
|
|
|
|
我的问题也解决了,我发现有以下几种方案,按照先后顺序
1:原理图DRC没问题是,检查原理图及其存储路径有没有非法字符及中文(不要有) 2:封装正常后,在原理图中封装名称与封装库中是否一致 3:封装路径是否正常 4:导入网表路径是否正常(我的问题就是这个,我的导入路径就是在电路板的上一级目录,所以总是报错) 5:CADENCE 安装问题,我在有的帖子上看到有人说他的软件安装目录SPB_DATA 里无PCBVEN 这个文件,我的电脑上压根就没有SPB_DATA 这个文件,所以在你的软件安装目录下有PCBVEN这个软件就行。 不知其他人还有什么补充。 |
|
|
|
1.封装名字对不
|
|
|
|
1. 路径对的话就看封装名称对不 2 看看pad是不是都在 有的可能只有封装 封装里的pad不在里面 3 你使用的cadence应该是有缺陷的 真正完整的版本是会提示具体少了哪个封装以及哪个封装问题出在哪里的
|
|
|
|
|
|
|
|
能不能给个具体操作过程啊
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1501 浏览 1 评论
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
75433 浏览 317 评论
5503 浏览 1 评论
31438 浏览 2 评论
李增老师:Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
14730 浏览 11 评论
浏览过的版块 |
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-19 03:28 , Processed in 0.705003 second(s), Total 73, Slave 65 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号