完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
4216
|
|
|
相关推荐
5个回答
|
|
|
|
|
|
|
|
|
P36为高电平Q1导通，Q0基极拉低 Q0截止 整个电路不工作。
P36为低电平Q1截止，Q0基极为高 Q0导通 P10进入LM7805后输出VDD D7是用来钳位的使得输出输入的压差不超过0.7V 不至于损坏7805 |
|
|
2015-4-15 17:08:58
评论
|
|
|
P36为高电平Q1导通，Q0基极拉低 Q0截止 整个电路不工作。
P36为低电平Q1截止，Q0基极为高 Q0导通 P10进入LM7805后输出VDD D7是用来钳位的使得输出输入的压差不超过0.7V 不至于损坏7805 |
|
|
2015-4-15 17:09:35
评论
|
|
|
补充：D1也是具有保护电路的功能，防止当P36为1时，Q0截止，电流逆流。
|
|
|
|
|
|
你好，追问下，为什么一般用PNP的好些呢 |
|
|
2015-6-19 16:36:20
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
5V供电情况下JFET前级放大电路怎么实现，JFET能不能先将信号放大到2-3mv,然后在用单运放进行1000倍左右放大？
1986 浏览 0 评论
1194 浏览 0 评论
USB Type-C的双角色端口（DRP）我这样设计可以吗？
746 浏览 0 评论
1894 浏览 0 评论
1826 浏览 0 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
5450
