[资料]

高速系统信号完整性设计工具的选择策略

2014-12-12 16:14:49 2219

0 随着通信系统中高速板设计复杂性的日益提高，依赖某一种特定的CAD工具已经无法在可接受的精度范围内完成整个设计仿真。PCB设计工程师和信号完整性(SI)设计工程师需要采用各种仿真工具。除了价格、性能、速度和精度始终是选择工具集的主要准则之外，如何使用来自多家EDA工具软件供应商的CAD工具来实现设计目标、SI和电磁干扰(EMI)设计规则，也是中国设计工程师关注的重要问题。一般而言，优良的设计和SI/EMI分析工具的组合应该包括：版图设计工具、板级仿真器、精确的场求解工具以及详细的仿真引擎。本文所讨论的工具包括：allegro和SpecctraQuest、Hspice、Spicelink和HFSS： Allegro是目前通用的版图设计工具；由于具备与Allegro相同的数据库，SpecctraQuest被用做板级仿真的主要工具，避免了数据转换的问题； Hspice是实现更精确分析的工具； Spicelink和HFSS提供2D和3D场解决方案，对各种互连几何形状进行分析(通孔、连接器等)，特别是需要高频分析的时候。为了有效地利用现有的CAD工具，要在恰当的设计阶段选用相应的工具。本文以卡和主板之间传输率为2.5Gbps到12.5Gbps的高速通信系统为案例，介绍如何正确使用多种仿真工具来解决速度达到Gbps的PCB设计问题。 $ Z/ R0 X# a4 b( J5 I0 S 用SpecctraQuest建立设计规则9 W+ h7 o1 i6 Z. v5 Q7 z T3 O$ / p' K6 T - [* u- u9 e$ E" X- O+ G) { Allegro是版图设计工具，SpecctraQuest是板级仿真工具，两者组合的优势在于共享相同的庞大数据库，采用相同的仿真引擎和类似的图形用户界面。由于Allegro和SpecctraQuest进一步集成，设计工程师就能够在设计阶段同时进行版图设计和仿真。要使设计的卡和背板能传输2.5Gbps、边沿速率为100ps-200ps的串行数据信号，必须掌握在该频段的SI问题并加以有效地管理。需要了解的主要SI问题包括：趋肤效应、介质损耗、耦合以及驱动器预加重等。SpecctraQuest工具可以仿真和解决下列问题： * P) A% {' " n+ d% }1 i : ~* C" H, o" i! C+ o3 T a．采用SignalExplorer工具进行预布局分析并提取重要节点。随着电路板的日益复杂化，预布局分析和设计规则设置越来越重要。采用SpecctraQuest电路图提取工具，SignalExplorer能够根据电路参数变化进行预布局分析，并能够将重要的网络节点提取到电路浏览器当中，从而对布线和版图后期设计进行检查。与许多其它的电路级仿真工具一样，SpecctraQuest的缺点之一是缺乏详细的建模能力，换言之，IBIS模型是唯一可以采用的器件模型。因此，在SignalExplorer中进行分析之前，必须可靠地评估行为模型。采用SignalExplorer可以解决下列问题：评估电路板分层的几何尺寸、估计趋肤效应和介质引起的损耗、给出高速数据/时钟容许的线长的设计规则、给出控制耦合的线间距、给出终端类型和数值以及所有差分对的最大失配长度。经验表明，从上述仿真获得的设计规则能为工程布局和布线提供有价值的指南，从而极大地缩短设计周期并降低设计风险。 b．损耗和补偿趋肤效应和介质损耗通常被认为是千兆数据传输板设计面临的主要问题。趋肤效应决定线的宽度，介质损耗决定于构成PCB的材料。要解决这两个基本问题，板级仿真器必须具备处理具有频率独立参数的有损传输线的能力，SpecctraQuest就满足这个要求。仿真和测量结果表明，在GHz频段介质损耗占主要地位。在通信系统中，高速数据要经过长的导线传输，因而很容易受到介质损耗的影响而发生畸变。克服这种损耗影响的一个方法是采用均衡器和预加重器。均衡方法有几种可供选择，本文只讨论采用无源元件的均衡电路。而因为大多数器件都内建了均衡电路，IBIS类模型很难对其补偿。通过把无源元件从器件中分离出来放到电路板上，我们可以对均衡效应进行仿真。利用SpecctraQuest分析修改后的网表，可以获得均衡器应用的通用指南。当介质的影响不大时，均衡器不应该发生作用。均衡器的作用是补偿长互连线上的高频成分损失。预加重可能会导致较短互连线的眼图变坏。随着互连线的增长，FR4板材的介质损耗会越来越大。信号的高频成分(对应于陡峭的上升/下降沿)会消失，低频成分则被保留下来。为了有效地使用预加重功能，必须首先估算信号传输路径上互连线的长度，然后决定是否采取补偿措施。对所有传输高速率的互连线都采取预加重处理并不是最优化的。表1比较了2.5Gbps信号通过不同长度的差分互连线时，预加重器处于开/关两种状态下眼图窗口和抖动的差异。 7 g& p& i- w, a% ^: s6 q c. GHz频段的耦合在数据率低于Gbps的时候，耦合一直是PCB设计中影响噪声指标的主要因素。由于耦合信号的频率成分比入侵信号的频率成分更高，所以其损耗比原始的Gbps信号受到的损耗要大，自然对噪声指标的影响就降低了。大多数版图设计工具根据由布线几何形状和材料决定的耦合系数来估算耦合的影响，这就导出了限制平行距离的线性估计公式，它降低了布线密度。事实上，在长的布线上耦合会达到饱和状态。在估算过程中忽略饱和效应会导出比需要量更密的布线设计规则。为此，要采用SpecctraQuest进行全面的仿真以决定设计中的耦合规则。对于2.5Gbps数据，上升时间的典型值是150ps，饱和长度大约是300mil，这就是说，实际耦合线可以长于300mil而不增加耦合预算值。表2显示了2.5Gbps速率、摆幅500mv、上升时间为110ps的信号的耦合饱和参数和损耗。耦合在大约300-400mil处达到饱和，因为损耗使其幅度在长布线上出现较大衰减。根据这一规律，设计工程师可以更有效地布线，而这一点比许多版图设计工具给出的设计规则更有效。 0 w# ?1 U! ]) L2 }( z+ V 用Maxwell 2D/3D设计复杂布线结构对于传输速率在10G到12.5Gpbs的较高速率，FR-4板材会产生很大的损耗，要采用其它损耗特性更佳的板材。如图1所示为一种共面结构的电路板，它被用于在电路板顶层传输10Gbps到12.5Gbps的数据，所用的板材为RO4350。该板材的介质损耗很低，但是只能在顶层/底层布线，因而传输10GHz信号要用表层线。采用共面结构信号的质量比较好，EMI比较低。要采用3D 场求解工具计算线宽和间隔以确保50欧姆的线阻抗，使之与驱动电路输出阻抗匹配。可以采用Maxwell 3D场求解工具。连接器的建模信号以Gbps数据率传输时，通孔、连接器和相关的线头会引起信号完整性问题，连接器和通孔效应的精确建模和仿真对于预测信号质量非常重要。 Maxwell 3D场求解工具用于提取连接器的VHDM和HSD模型，连接器模型建立后，要以SpecctraQuest DML格式嵌入，用于Hspice子电路进行板级仿真。一般来说，即使成功设计出来Gbps速率的卡，要设计传输速率达到5-10Gbps的背板仍然会面临诸多挑战。Maxwell场求解工具有助于为实现这样的数据率创建连接器模型。采用Hspice进行详细分析 / J a. 采用Hspice进行电源层分析在GHz频段，电源的传递面临新的挑战，要采用精密建模技术和分析工具来获得真实的(电源)平面响应。Hspice是一个能够实现精密扫频分析的工具，并具有基于晶体管的IC模型以便对感兴趣的并发开关噪声(SSN)进行仿真。对于向高频差分元件传递电源的电源层，可以采用传输线网孔模型来评估高频时电源/地平面的行为。例如，要分析PCB中一对2英寸×2.5英寸的电源/接地平面，平面间隔3.5mil，要求边沿速率70ps，带宽5GHz。一般的做法是根据某个主要的差分元件的参数指标，每一个差分电源/接地平面对的目标阻抗预算为272m?，传输线网孔模型用来确定电源?地平面的频域响应。对于1Gbps以上速率，建议要分别考虑有损和无损情况以确定在模型中加入介质损耗的影响。该模型用于进行Hspice仿真，得到的谐振频率为1.2GHz，仿真结果表明：通过在电源/接地平面考虑介质损耗问题，能够极大地降低谐振振幅，有助于电源/接地平面的频域响应以达到目标阻抗的要求。由于多数高速串行数据都是采用差分传输方式，该电源/接地平面专用于2.5Gbps差分信号的传输。理想情况下，差分元件因具有差分特性而不吸取瞬态电流。因此，实际上目标阻抗可以更高一些，通过减少不必要的PCB层数，还可以避免超指标要求进行设计。 b. 采用Hspice评估元件并进行高频分析尽管IBIS模型广泛用于板级仿真，在新元件评估中，基于晶体管驱动器/接收器模型的分析仍然至关重要。随着IC制造商越来越多地以Hspice加密形式提供基于晶体管的模型，Hspice逐渐成为元件评估的唯一工具。这样的仿真应该包括加载/卸载封装效应、以及器件不同类型和长度的驱动传输线。为此，需要制造商合作提供正确的模型并根据实际元件的情况修改模型。确定了元件之后，就可以根据最终Hspice模型和功能指标创建和验证IBIS模型。在更高的信号速率，例如10-12.5Gbps，行为模型不再有效，对于工作在该频段的器件，试图创建IBIS模型是没有意义的。 $ ?; O$ O: o0 [6 6 e8 y: H 7 G+ J( k; N. p, 仿真工具集成流程 , B& F4T 根据上述研究和SI设计指南，我们成功地设计了收发速率达到12.5Gbps的电路板，该板向40Gbps器件传送2.5Gbps速率的数据。前面已经详细讨论了怎样利用CAD工具解决不同的设计问题，然而，设计工程师通常忽视的一个问题是：在高速设计过程中，面对众多的EDA工具何时选用何种工具？因此，设计过程中，应该按照下列标准的流程来集成仿真工具：采用Hspice和SpecctraQuest开发SI模型；采用Maxwell和SpecctraQuest开发电路板的分层策略、各层参数和布线模型；采用Hspice进行去耦电容电源平面分析；采用SpecctraQuest进行底层规划、版图指标确定、预布线分析和布线后验证。为了高效地执行这个流程，硬件设计工程师和设计管理人员必须掌握SI和EMI的基础知识。 ; m# {, v) M4 q5 J. D% i/ g3 s 5 `0 X7 N) X N( a! ~ 发展趋势 5 s3 o- Q) j# L' m% f4 A X. m; ]% F 目前，在EDA工具领域，除了针对特殊产品的专用信号完整性设计工具之外，采用集成手段以满足高速PCB设计行业对EDA工具的迫切需求已经成为提升设计行业技术水平的一个重要发展趋势。这表现在以下几个方面：高速设计的疆界已经由过去的通信产品扩展到移动电话、数码影像之类的消费电子产品。 EDA工具供应商逐步认识到，他们所提供的工具解决方案必须速度更快，必须能够解决更复杂的设计问题，必须高度集成以解决PCB设计行业面临的全方位挑战，从而缩短复杂高速电路板设计的周期。随着高速器件、连接器、集成电路应用的日益增多，对集成多种建模语言的PCB信号完整性设计工具存在很大需求。Mentor Graphics公司的ICX 3.0就是一种可选的方案，它在单一仿真环境下支持SPICE、IBIS和VHDL-AMS的PCB信号完整性工具，从而避免因模型种类不同、采用多种不同来源的EDA工具集带来的开发周期被拖延的问题。随着越来越多的高速PCB采用复杂封装的IC，由于PCB和IC中包含有多重、任意形状的电源/接地层、任意数量的过孔和信号线段，噪音、电源/接地层的反弹、共振、反射，以及导线线段与电源/接地层间的耦合问题将更加严重，PCB设计不可避免地要考虑IC的封装因素，如何生成PCB和IC的频域和时域模型，以便进行系统级仿真也是业界面临的一个重要课题。在EDA工具内部集成的全波分析引擎，通过对板级电磁场的特征分析来完成板级模型的量化和处理。作者：王霞 ( {- k! w1 e) @2 L1 L9 G% f3 x 2
举报淘帖0 只看该作者相关推荐 • 构建系统思维：信号完整性，看这一篇就够了！ 5175 • 信号完整性(SI)和电源完整性(PI)的基本原理理解 4542 • 高速数字设计和信号完整性 1426 • PCB信号完整性 2386 • 高速PCB设计中解决信号完整性的方法 1907 • Altium Designer中进行信号完整性分析 16147 • 高速电路信号完整性 3753 • 高速信号的电源完整性分析 3133 • 高速电路信号完整性设计培训 3865 • 高速电路信号完整性分析与设计—信号完整性仿真 40539 1条评论发表评论只看该作者

zhan2013 · 2014-12-20 08:46:52 沙发放在一起描述感觉有点乱，每个软件使用，要从专业角度考虑，都是有独到之处

赞回复举报