[资料]

FPGA面积优化经验分享

2014-12-4 13:52:40 5228

0 `FPGA面积优化 1.对于速度要求不是很高的情况下，我们可以把流水线设计成迭代的形式，从而重复利用FPGA功能相同的资源。 2.对于控制逻辑小于共享逻辑时，控制逻辑资源可以用来复用，例如FIR滤波器的实现过程中，乘法器是一个共享的资源，我们可以通过控制资源实现状态机，从而复用乘法器，当然这样也牺牲了面积。 3.对于具有类似计数单元的模块，可以采用全局的计数器，以减小面积。例如模块A需要256的循环计数，模块B需要1000的循环计数，那么我们就可以设计一个全局计数器，计数器位数为10，前八位供模块A使用，整个计数器供B使用。合理的利用pll进行分频，可以实现更灵活的全局计数器设计。 4.对于FPGA的内部逻辑资源不一定全部支持复位（同步复位，异步复位），置位等。不当的复位置位会增加资源开销。例如DSP， RAM只支持同步复位。对于移位寄存器不支持复位，乘法器不支持置位。 5.利用置位复位可以实现一些组合逻辑的优化；例如对于A\|B我们可以将A直接与触发器的输入端相连，而B与触发器的置位段相连，这样就节省了一个或门。 6.对于面积要求比较紧的电路应尽量避免复位和置位。 ` 0
举报淘帖0 只看该作者相关推荐 • 优化 FPGA HLS 设计 1032 • FPGA芯片_Gowin器件设计优化与分析手册 937 • FPGA设计应用及优化策略有哪些？ 1754 • 电路显示LTC3530,1.27mm轮廓和面积优化应用电路 1355 • 基于CPLD和FPGA的VHDL语言电路优化设计 2145 • 电路设计[FPGA]设计经验分享 2798 • 【技术经典下载】《深入浅出玩转FPGA》-珍贵的学习经验和笔记 93569 • 硕士4年FPGA经验，寻找兼职 2745 • FPGA的时序优化高级研修班 4798 • 高级FPGA设计结构、实现和优化【书籍教材】 35521 1条评论发表评论只看该作者