完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
3268
|
1、建立工程， 2、调用DDR2 ip核。 3、设置参数，选择如上图。其余保持默认。生成IP 4、选择ddr2_phy_ddr_timing.sdc、ddr2_example_top.sdc、ddr2_example_driver.v、ddr2_example_top.v加入工程。 5、ddr2_example_top.v设为顶层文件，然后综合后运行 设置存储器接口地址。 6、编译。 7、打开signaltap 抓取信号，设置时按照英文手册步骤来的，local_rdata这些地址是如下图。 8、保存后在编译工程，编译工程之前运行了 9、编译好后把SOF文件下载到SIGNALTAP中抓取信号就是什么都没有。 是不是步骤不完善啊，还是什么地方出错了啊？？？？？？？求助各位大侠帮忙解决啊!!感激不尽！ 求助啊！！！！！！ 求助啊！！！！！！ 求助啊！！！！！！ 求助啊！！！！！！ 求助啊！！！！！！ 求助啊！！！！！！ 
0
已退回1积分
|
|
相关推荐
3个回答
|
|
|
莫沉底 帮你顶
|
|
|
2016-1-8 13:16:08
评论
|
|
|
只用过xilinx的DDR的ip飘过，你仿真过吗？
|
|
|
|
|
|
建议看一下UG，altera肯定有这个UG的，多分析，一般要仿真。
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1333 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1041 浏览 0 评论
2408 浏览 1 评论
2113 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2376 浏览 0 评论
1874 浏览 49 评论
6010 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
4072
