完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
什么是“立体包地”？
板子上有一片时钟分配芯片，即100Mhz时钟输入，输出20多路相同频率的时钟。该时钟芯片摆在底层，时钟走线也布在底层，最靠近底层的内层是一个电源层，分割了不同电源，如下图所示，调试的时候发现紫色分块的电源被耦合了100Mhz的交流分量，幅度大概在150mV左右。: y: K# v# T* L2 L 请问有什么补救的措施吗？是不是倒数第二层分配成地层不会有这个问题啊？ 
0
|
|
相关推荐
29个回答
|
|
|
时钟分配芯片，有多路时钟信号输出3 a5 i1 [7 _) R7 J; e, @5 }
在各路时钟信号的输出端，增加1000 pF对地电容，可以降低EMI辐射。3 r. `, j5 I q1 m7 A 另外，如果子板现在没插上来，也就是说时钟信号走到子板接口的位置时，悬空了，这样有天线效应，信号会最大程度反射，建议在时钟信号末端增加对地电阻，做假负载用，再测波形。 新手回贴，仅供参考。 个人认为，时钟信号将能量耦合到参考层，这是正常现象，这与-3.3V电源层无关，不存在设计错误，至多也是个设计不合理。 |
|
|
|
|
|
|
|
|
|
|
|
不知道楼主的问题是什么？
看你的正文，意思是电源***扰了。但看你后续的回帖，感觉你又觉得是时钟的质量问题。 如果是时钟信号问题，参考平面是电源就没什么问题了，回流路径是完整的就行了。你做好时钟的匹配和端接这些东西就可以了。 如果是电源不好，也即是说你认为这个100M的纹波是你的板子不能正常工作的主因，我认为换参考层是其中一个方法。另外可以做的是，siwave跑下这个电源网络的阻抗，很大可能是这个地方有反谐振点，100M并不是特别高，增加适当数量和容值的电容把阻抗降下来，应该会有改善。 电源层是个平面，你无法做到它所处的电气空间绝对干净，因为信号是时钟和电源驱动的，而电源平面总是会和信号相邻的，毕竟你不可能做到电源层两边都是地平面包着。所以我说，换时钟信号的参考层只是其中一个方法。 |
|
|
|
|
gvxiaot 发表于 2014-10-24 11:51 我的问题是： 1. 时钟信号耦合到其参考平面，即-3.3V电源平面。因为这个电源是给ADC的前级放大器供电的，所以一个200mV的耦合噪声是不能接受的。, w$ w% L4 W1 q! A 2. 单端的时钟走线在往外辐射能量，而且是很强的能量辐射。这样就有基本的EMI问题；更实际的问题是我板子上的有个插座，测量插座的针脚发现几乎每个针脚上都能量到100Mhz的时钟信号。而这个插座连接的就是ADC的输入模拟信号 |
|
|
|
|
|
你的时钟信号的回流路径在电源平面上，那必然会导致该电源会耦合进时钟频率，这跟阻抗匹配，信号质量一点关系都没有。所以加不加电阻，电容都不会有改善的。
如果要想有改善有两种方法，一是把参考平面换成GND，一是在时钟线的两侧按1/40信号波长打电源过孔或地过孔（看回流平面是什么），将时钟信号阻断在一定范围内即可。 你说用示波器探头都可以看到辐射，我觉得不太可能，应该与你的示波器用法有关系，探头的接地线接的位置要看下。 如果确实存在很强的空间辐射，那就必须将时钟线走到内层，外层以GND进行屏蔽。 |
|
|
|
|
|
有几个问题请教： 1. 为什么参考平面是电源平面耦合进去的时钟信号不能消除呢，而地平面为什么可以呢？因为，你建议我换成地做参考平面。 2. 探头靠近能抓到时钟信号，这个跟用法没有关系吧；这个也是偶然发现的，最终确认是任何探头（差分探头没试过）靠近都能抓到，也换过示波器通道；而且最后在我板子一个插座针脚上也能测到耦合进来的时钟信号。另外，探头在另一面靠近板子是抓不到时钟信号的。 3. 看资料，高速信号的回流路径可以是地平面也可以是电源平面；为什么芯片厂家的FAE说我的-3.3V不是时钟芯片的供电，所以回流信号路径上遇到了一个“moat”（即从-3.3V到芯片供电之间），从而耦合进来的信号在-3.3V平面上“take a ride”？为什么这样说？ |
|
|
|
|
|
1.即使换成地平面参考，也不可能“消除”掉时钟信号的影响。但是换成地平面有2个优势，1是换成GND参考后不会再影响到你的ADC的-3.3V电源，2是GND的平面阻抗比电源地，所以产生的噪声幅值也必然会再有所降低。 其实150mV的噪声对一般的数字电源来说是可以接受的，除非是射频器件或模拟器件的电源那就肯定不行，而你目前的问题恰好是ADC受到的影响无法接受。所以有两个方法可以解决，一是改板，不要将3.3V铺到时钟区域，可以采用走线的方式处理电源；二是在你的ADC电源入口处加适当的电容进行滤波，建议加一些0.01uF和1NF的电容。: q3 L: x, m8 i% _6 P0 M+ n4 [ 你可以先试试第2种方法看看效果，要注意电容要尽量靠近引脚。但是长期来说还是建议改一次板会更保险。4 L# l, x4 Z9 ?6 s. { 2.如果你是探头靠近后才会抓到时钟辐射的波形，远离后波形消失，那么确实就是存在很强的EMI。但是芯片本身的辐射一般情况下都不会超标，除非是芯片本身设计的有问题，没考虑EMC。如果确实因为芯片的辐射而导致EMI超标，那么只能换芯片厂家或加屏蔽罩了。9 a/ G6 f# V9 A0 B# q, S 3.信号的最终回流是要进入芯片的供电电源和地的，否则信号怎么产生。所以在-3.3V和芯片电源之间是存在了一个连接关系，可以想象成在两个电源之间产生了一个耦合电容来理解。 |
|
|
|
|
|
对地的电容不能太大，太大相当于把信号对地短接了。
对于加电容有几个工作，如时配合电阻来做的话，可以进行AC阻抗匹配。 如果你时钟是正弦波的话，加电容就没作用了，只会把时钟信号幅度变小。: 如果是方波，可以降低方波的上升时间，改善过充与振铃，降低时钟信号的高频分量。 当然如果值太大，就是问题了，像用1NF的电容，估计信号就没了。. 100MhZ信号，最好用10PF以内的电容。 |
|
|
|
|
|
多谢回复，我以为是谐振频率，所以100Mhz应该在3.3nf左右。 |
|
|
|
|
|
好好学习下，看看能不能学习点知识
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
【Altium小课专题 第107篇】原理图中批量修改位号或网络标号属性值字体的大小？
10674 浏览 1 评论
【Altium小课专题 第103篇】原理图同一网络颜色进行了设置，但是无法进行显示是什么原因？
7813 浏览 0 评论
【Altium小课专题 第094篇】如何从PCB中直接生成PCB库呢？
8000 浏览 0 评论
【Altium小课专题 第071篇】什么是层次式电路设计？它的优点有哪些？
6818 浏览 0 评论
【Altium小课专题 第068篇】原理图的模板如何进行编辑信息更改？
12914 浏览 0 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
6407
评论
淘帖
1042
