完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
2981
|
FPGA在block设计时，由于直接调用通用模块，输入是8位的，但实际从前一个模块输出只有4位，语法上应该是din <= {4'd0,dout};在block上应该怎么写？发现{4'd0,dout}这样会出错。
0
|
|
相关推荐
3个回答
|
|
|
在前一模块定义一个寄存器，寄存器的高四位直接赋初始值4‘d0,在一个always时序块中将此模块输出赋给这个寄存器的后四位，然后把这个寄存器与通用模块连接。你可以试一下。
|
|
|
|
|
|
谢谢，这个方法是可以，只是我之前试过直接连也可以的，现在忘记怎么处理...
|
|
|
|
|
|
这样是可以的，我在想找到直接连的方法，其实直接连也可以，多出的4位用空的寄存器n[3..0]接上就行了din<={n,dout},但是为什么不能用4'd0?! |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1533 浏览 1 评论
1313 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
1523 浏览 0 评论
925 浏览 0 评论
2317 浏览 0 评论
1464 浏览 35 评论
5675 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
13425
