完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
` EE对话第二期：FPGA代替一切芯片的可能性有多高？ 当今，半导体市场格局已成三足鼎立之势，FPGA，ASIC和ASSP三分天下。市场统计数据表明，FPGA已经逐步侵蚀ASIC和ASSP的传统市场，并处于快速增长阶段。因此，研发具有自主知识产权的FPGA技术与产品对打破美国企业和***结合构成的垄断，及国家利益意义深远。 撰文、组稿：cindy(sunbo@elecfans.com) 主持：Elecfans管家(sunbo@elecfans.com) (原创内容，转载请注明来自Elecfans) 热门议题：
栏目特色：
活动方式：
欢迎各位用户朋友们踊跃提问或探讨，让更多的朋友来了解MCU的趋势，王工、吴工将会在本周五16:00—17:00准时在线与大家互动！ 往期回顾 ——————————————————————————————————————————————————————— EE对话第一期：替代8位MCU 谁会是最强杀手锏？ 
0
|
|
相关推荐
1 条评论
167 个讨论
|
|
|
可以把不用的io设置为三态，io的电压关断后输出肯定是不定态，就像最基本的ttl芯片一样，悬空的引脚状态时不定的 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
你好，初学一门课程都会感到恐惧，因为未知所以感到恐惧，初学者可以先系统学一下基础知识，对这门课有一个大概了解，然后进行大量实验，遇到不会的再回头看书，将实验和课本结合起来使用，我不主张一味看书或是埋头做实验，应该将理论和实践结合起来。 |
|
|
|
|
|
|
|
|
如何使能stratixii的extended lut mode
我使用的是stratix ii 器件。synplify 8.1综合结果.vqm网表面有7输入的LUT，然后Quaruts分析网表的时候报错:Error: WYSIWYG LCELL COMB primitive "I_18865_1" cannot use datag port -- datag port must be used only in extended LUT mode wysiwyg我是打开的。 查原因它说 CAUSE:The specified WYSIWYG LCELL COMB primitive is not in extended LUT mode (that is, the EXTENDED_LUT parameter is set to OFF), but uses the datag LUT input port. The datag port must be used only in extended LUT mode. Either the EXTENDED_LUT parameter must be set to ON, or the datag port must be disconnected. 但是我不知道如何打开EXTENDED_LUT ，直接在脚本面添加一句 set_parameter -name "EXTENDED_LUT " ON 结果还是报错。怎办? |
|
|
|
|
|
|
|
你正在撰写讨论
如果你是对讨论或其他讨论精选点评或询问，请使用“评论”功能。
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
26807
淘帖
6
758
赞
