发帖

[经验]

用quartusII编程3-8译码器，时序仿真出错，类似延迟，求指教

2014-8-10 21:57:17

6809

0

`代码如下：
// decoder 3 to 8 decoder with an enable control;
module decoder ( y , en , a );
output [ 7:0 ] y; // 八位输出
input en; // 使能端
input [ 2:0 ] a; // 三位地址端

reg [ 7:0 ] y;
always @ ( en or a )
      if ( en )
               case ( a )
                     3'b000 : y = 8'b1111_1110;
                     3'b001 : y = 8'b1111_1101;
                     3'b010 : y = 8'b1111_1011;
                     3'b011 : y = 8'b1111_0111;
                     3'b100 : y = 8'b1110_1111;
                     3'b101 : y = 8'b1101_1111;
                     3'b110 : y = 8'b1011_1111;
                     3'b111 : y = 8'b0111_1111;
                     default : y = 8'b1111_1111;
               endcase
      else
               y = 8'b1111_1111;

endmodule // end of decoder;

产生的波形文件见下图。
本来应该是，en=1,a=000的时候，输出y=1111_1110；结果y=1111_1110却跑到a=001的时候去了。。。。。
本人小白，刚学verilog hdl，写一个3-8译码器就出错了，还望各位大哥大姐多多指教！
`

只看该作者 淘帖0 举报

相关推荐

6 条评论

只看该作者

曾春欣 2014-8-11 21:01:21

代码没什么问题吧！你看一下编译有没有什么问题！

赞回复

henanyutao 2014-9-27 11:57:53

cutfor 发表于 2014-8-11 21:01
代码没什么问题吧！你看一下编译有没有什么问题！

谢谢。我再看看吧。

赞回复

小白报道 2014-11-15 12:11:13

程序和仿真都没有问题，你的输出用了寄存器，所以y会在下一个时钟沿到来时输出，就像延迟一个时钟一样

赞回复

henanyutao 2015-1-23 22:58:41

小白报道发表于 2014-11-15 12:11
程序和仿真都没有问题，你的输出用了寄存器，所以y会在下一个时钟沿到来时输出，就像延迟一个时钟一样 ...

感谢回复。但是我依然不太明白：我用的是电平触发，“always @(en or a)”，并不是时序电路啊，好像没有用到触发器吧，怎么会是因为触发器产生的延时呢？还望指明，谢谢啦！

赞回复

小白报道 2015-1-27 09:43:13

henanyutao 发表于 2015-1-23 22:58
感谢回复。但是我依然不太明白：我用的是电平触发，“always @(en or a)”，并不是时序电路啊，好像没有 ...

输出端Y设置了一个reg,寄存器，输出会存放在这里一个时钟周期，下个时钟周期输出，我感觉是这样，你看看RTL图

赞回复

henanyutao 2015-1-30 22:31:13

小白报道发表于 2015-1-27 09:43
输出端Y设置了一个reg,寄存器，输出会存放在这里一个时钟周期，下个时钟周期输出，我感觉是这样，你看看R ...

谢谢耐心回复。我查了一下设计的RTL图（见《3_8译码器的RTL图》），结合自己把输出y声明为reg类型，确实造成了输出延时。这和always块使用组合逻辑，还是时序逻辑无关。再次感谢您的耐心回复。

赞回复

评论

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。侵权投诉

精选推荐

如何使用CAN通信如何实现对变频器的控制？

1634 浏览 1 评论
想请教一下华芯拓远的工程师关于ASIC芯片调试软件的问题

1396 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？

1608 浏览 0 评论
FPGA做深度学习能走多远？

937 浏览 0 评论
奇怪的CPLD问题：能下载，不工作

2404 浏览 0 评论

热门帖

高速总线背板设计

1492 浏览 37 评论
新技术VPX VME64总线介绍

5693 浏览 113 评论

快速回复 返回顶部 返回列表

关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com

返回 FPGA|CPLD|ASIC论坛

回复

关闭

站长推荐 /6

快速回复 返回顶部 返回列表

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航