完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
` Elecfans论坛高手问答第2期 阿东带你走进FPGA的逻辑编程设计 本期高手问答(7月7日-7月14日) 我们请来了 @100dongdong 为大家解答关于fpga的逻辑编程设计方面的问题。 大牛在等着你，你还在等神马！！！ 1、你还在为FPGA令人头疼的问题发愁嘛？ 2、你还在为你的问题没人回答捉急嘛？ 3、你还有哪些想问但不敢的问题呢？ 圈内人都喜欢叫他阿东。在通信行业做了6年的芯片设计，做了几款大型芯片，对Verilog是熟悉的不能再熟悉了，对数据通信、QOS有深入研究和实现，精通数据通信各种协议，对通信网络有较深理解。精通ASIC、FPGA和Verilog架构、方案、实现设计。 2013年创办了恒创科技公司，带领团队自主创业， Verilog公开课第3讲—实际项目开发中编程规范性 也引起大家的强烈反响。点击了解更多。 Elecfans高手问答一贯的风格，不欢迎任何与主题无关的讨论和喷子。 下面欢迎大家就fpga的逻辑编程设计方面问题向 @100dongdong 提问，请直接在回帖中提问。 为了鼓励大家踊跃提问，特准备u***下载器和50元板子优惠劵作为幸运奖品，届时将有 @100dongdong 从所有提问者中抽取赠予幸运奖。 ` 
6
本帖被以下淘专辑推荐:
|
|
相关推荐
36 个讨论
|
|
|
我发现FPGA上电后就自动通过spi自动加载程序，这是fpga出厂底层做好的吗？还是本身里面就有一个系统呢 ，如果有系统，我们可以修改吗？或者还是纯硬件实现的呢？ @100dongdong
|
|
|
|
|
|
|
|
|
麻烦老师指导一下集成电路设计中 可编程逻辑器件设计（PLD）和现场可编程逻辑阵列设计（FPGA）和两者的区别@100dongdong
|
|
|
|
|
|
|
|
|
徐老师本人初学逻辑编程设计，有个问题想请教@100dongdong 如何发现并解决FPGA设计中的时序问题呢？
|
|
|
|
|
|
|
|
|
本人初学逻辑编程设计，想请教一下@100dongdong ，如何解决FPGA设计中的时序问题呢？
|
|
|
|
|
|
|
|
|
想请教下徐老师关于生成自己的IP核 的问题。
|
|
|
|
|
|
|
|
|
这个东西是厂家做好了的，本身就是一个FPGA初始化的过程，这个行为大家不用太关注，就像QUARTUS一样，都是工具，大加了解即可，重点还是放在RTL设计上去！ |
|
|
|
|
|
|
|
|
CPLD是FLASH结构的，资源少，FPGA是RAM结构，资源非常多，一般复杂应用都是FPGA的，FPGA本身可以替代CPLD的功能。 |
|
|
|
|
|
|
|
|
多掌握典型电路设计，多练习，多打好基础即可，面试时候都是问的基础的。 |
|
|
|
|
|
|
|
|
这个时序问题，如果在设计里面遇到了，一般需要做时序优化，比如多加些寄存器，组合逻辑不要太大，一般都能解决问题，接口的时序问题，可以把IO添加到IOB里面。 |
|
|
|
|
|
|
|
|
谢谢回复，这个典型电路设计是指注意一些常见电路的实现？？多关注RTL视图？还有些疑问就是IC前端和一般的FPGA工程师的话，你更看好哪个？或者怎么看待这两个职位呢？？ |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
FPGA学习板需要具备典型外设都有，配套资料非常丰富，我们有款板子非常适合初学者，价格非常便宜，大家可以看下。http://item.taobao.com/item.htm?spm=a1z10.1.w4004-1006554551.2.rzGWVs&id=35911884243 |
|
|
|
|
|
|
|
你正在撰写讨论
如果你是对讨论或其他讨论精选点评或询问，请使用“评论”功能。
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
852 浏览 0 评论
851 浏览 0 评论
1756 浏览 0 评论
460 浏览 0 评论
640 浏览 0 评论
1235 浏览 24 评论
5453 浏览 113 评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
17449
评论
淘帖
28202
