完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
刚接触verilog,不知道程序该怎么读,有大神能把以下2ask解调的程序完整的解释一遍么
module ASK_two(clk,reset,x,y); input clk; input reset; input x; output y; reg y; reg[2:0]cnt; reg[2:0]m; always @(posedge clk)begin if(!reset)begin cnt<=3’b000; end else if (cnt==3’b111) cnt<=3’b000; else cnt<=cnt+1; end always @(posedge x)begin if(!reset)begin cnt<=3’b000; end else begin if (cnt==3’b110)begin if (m<=3’b010) y<=1’bo; else y<=1’b1; m<=3’b000; end else m<=m+1; end end endmodule |
|
相关推荐 |
|
只有小组成员才能发言,加入小组>>
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-24 12:21 , Processed in 0.581538 second(s), Total 49, Slave 37 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191