[经验]

大家帮我看看这个2250进制计数器对不对

王延升

2014-4-25 10:00:37

1922 计数器

仿真时候总是不对。。

library ieee;

use ieee.std_logic_unsigned.all;

use ieee.std_logic_1164.all;

use ieee.std_logic_arith.all;

entity cnt2249 is

port(clk,rst:in std_logic;

q:out std_logic_vector(15 downto 0);

);

end cnt2249;

architecture behave of cnt2249 is

signal tho,hun,ten,one:std_logic_vector(3downto 0);

begin

process(clk,rst)

begin

if rst=’1’ then tho<=”0000”;hun<=”0000”,ten<=”0000”;one<=”0000”;

elsif clk’eventand clk=’1’ then

if tho=2 and hun=2 and ten=4 and one=9 then

tho<=”0000”;hun<=”0000”,ten<=”0000”;one<=”0000”;

elsif hun=9 and ten=9 and one=9 then

hun<=”0000”,ten<=”0000”;one<=”0000”;tho<=tho+1;

elsif ten=9 andone=9 then

ten<=”0000”;one<=”0000”;hun<=hun+1;

elsif one=9 then

one<=”0000”;ten<=ten+1;

else one<=one+1;

end if;

end process;

q<=tho&hun&ten&one;

end behav;

只看该作者 淘帖0 举报

精选推荐

如何使用CAN通信如何实现对变频器的控制？

1735 浏览 1 评论
想请教一下华芯拓远的工程师关于ASIC芯片调试软件的问题

1482 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？

1696 浏览 0 评论
FPGA做深度学习能走多远？

949 浏览 0 评论
奇怪的CPLD问题：能下载，不工作

2486 浏览 0 评论

热门帖

高速总线背板设计

1520 浏览 38 评论
新技术VPX VME64总线介绍

5769 浏览 113 评论

快速回复 返回顶部 返回列表

关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com

【优惠升级】华秋PCB首单最高立减100元，再返2000元优惠券！！！

返回 FPGA|CPLD|ASIC论坛

搜索历史

大家帮我看看这个2250进制计数器对不对

相关推荐

评论

精选推荐

热门帖

站长推荐 /6