完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我这边做了个程序, 在quartus里面仿真没有任何问题,但到了ise里面之后,编译没有问题,但到了仿真的时候,就感觉好像程序没有在运行一样。
就连一个简单的分频模块,也没有正常,只剩下自己设定的时钟信号,分频输出永远是0 困扰了好几天,整个人处于抓狂状态 ![]() |
|
相关推荐
9个回答
|
|
|
|
不知道还有多少人还没睡。。我感觉今晚要彻夜难眠了。。。
|
|
|
|
|
|
|
|
大神们俺是真心求助啊。。。TUT,万分感谢
|
|
|
|
自己顶一下,不要让希望破灭
|
|
|
|
使用版本 ise 12.4 以及 9.2i 都不能达到预期效果
|
|
|
|
具体问题,没有列出来。
|
|
|
|
我现在做了两个模块,一个分频 ,一个具体时序, 最后使用了原理图输入的方式来进行模块之间的综合 。 两个模块各自的仿真都可以出来较完美波形 , 但是对原理图仿真的时候 所有的仿真波形都是直直的一条线 |
|
|
|
朋友,你也在学习ISE吗,,
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
134 浏览 0 评论
求助:遇见诡异问题,FPGA模块A输出端口连接模块B输入后,模块A不能正常工作的
749 浏览 1 评论
363 浏览 0 评论
711 浏览 1 评论
548 浏览 0 评论
3718 浏览 85 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-7-26 00:19 , Processed in 0.561881 second(s), Total 60, Slave 51 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191