完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
本帖最后由 蓝e 于 2014-11-25 15:35 编辑
Quartus 13.0和Modelsim SE 10.1a 联合仿真 1、首先在Quartus建立工程,编写HDL文件,进行编译;编译通过后编写testbench文件,再进行编译,直到通过没有错误。。。 开始仿真设置,进行如下设置 选择 Tools -> Option -> EDA tool Option 设置Modelsim的安装路径;如下图: 注意:是你自己Modelsim的安装路径;Modelsim路径win32。。。 最底下选项必须钩选。 所有设置均是在Quartus中完成。。。 2、选择 Assignments -> Setting ->EDA Tool Settings -> Simulation, 进行仿真设置。 (1) 设置仿真工具Tool name为Modelsim;设置输出网表格式Format for output netlist,(我是Verilog HDL);设置Time scale,(我是1ns) ,选择Compile test Bench;如下图: (2)设置TestBenches… 新建,-> New…;设置Test bench name:,(我是DDS_TOP_stimulate);勾选Use test bench to perform VHDL timingstimulate;设置你的仿真文件模块实例,(我是uut0); 选择Test bench and stimulation files,你建的testbench,(一般是.v文件)。 如下图: 设置结果: 点击->Apply,-> OK;设置终于结束,你累了吧!>_< 所有设置均是在Quartus中完成。。。 (3)最后点击 ->RTL stimulation, 开始仿真。 赶紧动手探索你的神奇之旅吧,享受仿真成功带来的乐趣!!! 版主刚开始做教程,如有不足,敬请原谅!祝好!
评分 |
|
相关推荐
18 个讨论
|
|
|
Quartus 13.0和Modelsim SE 10.1a 联合仿真的详细说明手册吗?
求支持 |
|
|
|
|
|
|
|
|
可以告诉我是哪一本书吗?
|
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-1 09:33 , Processed in 1.517276 second(s), Total 98, Slave 80 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
2891