完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我每次仿真一个.v文件都要置顶重新编译,不然那么多.v文件,人家怎么知道你要仿真哪一个?
|
|
|
|
建议用se版本,这样做的话,xilinx和altera都能适用。
|
|
|
|
可能采用quartus+modelsim联合仿真这种方式时,modelsim是从顶层文件开始查找待测试的入口,我这个工程还没有在顶层模块中将待测试模块例化,记得以前如果在顶层文件中将待测试模块例化,也是可以出结果的 |
|
|
|
嗯嗯,我前天也安装了modelsim se 版本的,但是好像不能从quartus里一键调过去 |
|
|
|
update 发表于 2016-08-07 20:26 我也是这么认为 |
|
|
|
你没有体验到用se版本的好处,do文件的使用真的很爽! |
|
|
|
update 发表于 2016-8-7 20:26 你对系统内部的子模块仿真就需要把对应的模块设置成顶层模块 |
|
|
|
噢噢,目前还没用过.do文件,不过se版本的好像可以支持VHDL和Verilog的混合仿真 |
|
|
|
我找到原因了,只要在顶层模块里把子模块例化,就可以对子模块仿真了,不需要设顶层 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1396 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1051 浏览 0 评论
2470 浏览 1 评论
2173 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2439 浏览 0 评论
1903 浏览 50 评论
6018 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 06:30 , Processed in 0.805710 second(s), Total 87, Slave 70 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号