完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
module multiple( clk, rst_n, ain, bin, start, qout, ); input clk; input rst_n; input start; input [15:0] ain,bin; output [31:0] qout; reg [15:0] areg,breg; reg [31:0] qout_r; integer i; always @(posedge clk or negedge rst_n) begin if (!rst_n) begin areg<=16'h0000; breg<=16'h0000; qout_r<=32'h0000_0000; end else if (start) begin areg<=ain; breg<=bin; qout_r<=32'h0000_0000; for(i=0;i<=15;i=i+1)
|
|
相关推荐
3个回答
|
|
这个乘法器不完整,既没有包括符号的区位,而且我觉得在verilog中使用for语句不是很好。
|
|
|
|
zhege chegnfaqi buwanzheng ,ji meiuyou baokuo fuhao d equwei ,erqie wo juede zai verilog zhong shiyong for yujubushi henhao. |
|
|
|
虽然不是很具体,但还是谢谢你 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
919 浏览 0 评论
357 浏览 0 评论
求助:遇见诡异问题,FPGA模块A输出端口连接模块B输入后,模块A不能正常工作的
1097 浏览 1 评论
411 浏览 0 评论
1031 浏览 1 评论
3923 浏览 89 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-5 04:15 , Processed in 0.465450 second(s), Total 46, Slave 39 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191