求助：AD9959sync_clk时钟输出的问题。

2013-8-14 08:49:35 5306

0 如果不对Ad9959进行写操作，sync_clk时钟输出为输入时钟的1/4。但是如果对输入时钟进行放大之后，sync_clk时钟输出不是放大之后的1/4; 使用spi，时序都正确。求帮助。使用的是外部晶振16M，写FR1寄存器能成功。但是通道无输出。写4倍，sync_clk频率理论应该是16M,但是测量得到15.56M 写8倍，sync_clk频率理论应该是32M,但是测量得到29.4M 写10倍，sync_clk频率理论应该是40M,但是测量得到35.5M 写10倍以上，sync_clk输出频率波形完全不对测量 AVDD 、DVDD 为1.95V，测量Reset 为0V,测量Power Down 为0V DVDD_I/O为 3.67 V AD9959芯片手册上有这样一句话：AVDD and DVDD = 1.8 V ± 5%; DVDD_I/O = 3.3 V ± 5%; 我所测出的电压是不是会工作不正常？ 0
2013-8-14 08:49:35　　评论淘帖0 举报相关推荐 • AD9959sync_clk时钟输出为输入时钟的1/4 2638 • ad9959的sync_clk无时钟输出 2463 • 请问AD9959 SYNC_CLK能实现输出信号同步吗 3084 • AD9910的SYNC_CLK没有输出是为什么？ 306 • AD9959连接Manual Sync_clk就没信号输出了 2341 • 关于AD9914的sync_clk时钟问题 19774 • AD9910的SYNC_CLK没有输出 2359 • ad9914的24分频时钟输出sync clk的电压为什么不一样？ 455 • 求助labview同步时钟问题 362 • 时钟抖动(CLK)和相位噪声之间的转换 4311 2 个讨论