[问答]

波形失真

2238

问答对人有帮助，内容完整，我也想知道答案 0 本帖最后由威凌天下于 2013-5-17 21:01 编辑本人刚刚学习FPGA 用vhdl写了一个递减锯齿波但波形失真波形仿真如下源码library ieee;use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity signal2 is port(clk,reset:in std_logic; q:out std_logic_vector(7 downto 0)); end signal2; architecture a of signal2 is begin process(clk,reset) variable tmp:std_logic_vector(7 downto 0); begin if reset = '1'then tmp:="11111111"; elsif rising_edge(clk)then if tmp="00000000"then tmp:="11111111"; else tmp:=tmp-5; end if; end if; q<=tmp; end process ; end a; 0 111.png (17.47 KB, 下载次数: 0)
2013-5-17 20:59:28　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 谢新貌该类别下有 43 个回答。邀请回答新星之火12138 该类别下有 39 个回答。邀请回答 911119qianhao 该类别下有 35 个回答。邀请回答 hgimtk 该类别下有 32 个回答。邀请回答 wang21cj 该类别下有 31 个回答。邀请回答独孤辉二该类别下有 27 个回答。邀请回答 wuli北该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答周鹏生该类别下有 24 个回答。邀请回答牛牛爱吃草该类别下有 24 个回答。邀请回答 horayte 该类别下有 24 个回答，其中被选为最佳答案 1 次。邀请回答修罗君该类别下有 24 个回答，其中被选为最佳答案 1 次。邀请回答 butterflydw 该类别下有 24 个回答。邀请回答 hy381 该类别下有 24 个回答。邀请回答 hisysteeoke 该类别下有 23 个回答。邀请回答 32949523596693 该类别下有 23 个回答。邀请回答名士流该类别下有 23 个回答。邀请回答大洼球王该类别下有 23 个回答。邀请回答蔡甸一角该类别下有 23 个回答。邀请回答 testd27 该类别下有 22 个回答，其中被选为最佳答案 1 次。邀请回答 ggfx 该类别下有 22 个回答，其中被选为最佳答案 1 次。邀请回答举报赵杰相关推荐 • NPN型三极管共射极放大电路的输出波形有底部失真，它属于什么失真？ 1597 • PWM驱动波形严重失真，要如何改善？ 9088 • AD822跨阻放大电路输出波形失真怎么解决? 283 • 示波器波形失真 6907 • 运放输出波形失真问题 13850 • TPA3116带负载后波形失真的原因？ 213 • THS4503在仿真时输出的波形会失真，为什么？ 143 • 半桥驱动电路上只有上桥臂vgs波形失真严重，下桥臂波形可以接受 8790 • AD7622信号输出波形严重失真 1655 • 为什么理想变压器仿真波形失真？ 7273 1个回答

答案对人有帮助，有参考价值 0 源码library ieee;use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity signal2 is port(clk,reset:in std_logic; q:out std_logic_vector(7 downto 0)); end signal2; architecture a of signal2 is begin process(clk,reset) variable tmp:std_logic_vector(7 downto 0); begin if reset = '1'then tmp:="11111111"; elsif rising_edge(clk)then if tmp="00000000"then tmp:="11111111"; else tmp:=tmp-5; end if; end if; q<=tmp; end process ; end a;

2013-5-17 21:00:51 评论举报赵杰