[问答]

CY7C68013A-100AXC数据丢失的原因？

2064 CY7C68013A

问答对人有帮助，内容完整，我也想知道答案 0 使用该芯片时，传输了699050个数据时会出现丢失一个，导致整个数据产生突变，后续数据稳定，但下位机接收到的数据会移位，产生错误；上位机准备的数据采用监听软件未发现丢失以及异常，signaltap抓取USB输入数据，发现的异常一个数据是16位如下为USB的iic代码： void TD_Init(void) // Called once at startup { BYTE dum; Rwuen = TRUE; // Enable remote-wakeup // Indicate if it is a dual byte address part DB_Addr = 1; // hard-wire for large EEPROM I2CTL &= ~bm400KHZ; // 0: 100 KHz EZUSB_Initi2C(); // Initialize I2C bus CPUCS = 0x12; // CLKSPD[1:0]=10, for 48MHz operation, output CLKOUT PINFLAGSAB = 0xC8; // FLAGA - EP2EF SYNCDELAY; PINFLAGSCD = 0xDE; // FLAGD - EP6FF SYNCDELAY; SYNCDELAY; PORTACFG = 0x40; // func. of PA7 pin is SLCS# SYNCDELAY; FIFOPINPOLAR = 0x00; // all signals active low SYNCDELAY; IFCONFIG \|= 0x4B; //Internal clock, 48 MHz, Slave FIFO interface SYNCDELAY; // EP4 and EP8 are not used in this implementation... EP2CFG = 0xA0; //out 512 bytes, 4x, bulk SYNCDELAY; EP6CFG = 0xE0; // in 512 bytes, 4x, bulk SYNCDELAY; EP4CFG = 0x02; //clear valid bit SYNCDELAY; EP8CFG = 0x02; //clear valid bit SYNCDELAY; SYNCDELAY; FIFORESET = 0x80; // activate NAK-ALL to avoid race conditions SYNCDELAY; // see TRM section 15.14 FIFORESET = 0x02; // reset, FIFO 2 SYNCDELAY; // FIFORESET = 0x04; // reset, FIFO 4 SYNCDELAY; // FIFORESET = 0x06; // reset, FIFO 6 SYNCDELAY; // FIFORESET = 0x08; // reset, FIFO 8 SYNCDELAY; // FIFORESET = 0x00; // deactivate NAK-ALL // handle the case where we were already in AUTO mode... // ...for example: back to back firmware downloads... SYNCDELAY; // EP2FIFOCFG = 0x00; // AUTOOUT=0, WORDWIDE=1 // core needs to see AUTOOUT=0 to AUTOOUT=1 switch to arm endp's SYNCDELAY; // EP2FIFOCFG = 0x11; // AUTOOUT=1, WORDWIDE=1 SYNCDELAY; // EP6FIFOCFG = 0x0D; // AUTOIN=1, ZEROLENIN=1, WORDWIDE=1 SYNCDELAY; } 0 本主题由 Harmony技术专家于 2025-6-3 16:41 审核通过
2025-6-3 06:25:34　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × BILL张该类别下有 6 个回答。邀请回答 daitz 该类别下有 6 个回答。邀请回答 60user157 该类别下有 6 个回答。邀请回答 uvysdfydad 该类别下有 6 个回答。邀请回答 tutu304725938 该类别下有 6 个回答。邀请回答新星之火12138 该类别下有 5 个回答。邀请回答任凭风吹该类别下有 5 个回答。邀请回答艾玛该类别下有 5 个回答。邀请回答 study875 该类别下有 5 个回答。邀请回答 tr4578 该类别下有 5 个回答。邀请回答 uwufjwer 该类别下有 5 个回答。邀请回答南海姑娘该类别下有 5 个回答。邀请回答 DengQilong 该类别下有 5 个回答。邀请回答 chm5 该类别下有 5 个回答。邀请回答 lucas_songlea 该类别下有 5 个回答。邀请回答夜猫煮茶该类别下有 5 个回答。邀请回答 h1654155275.6372 该类别下有 4 个回答。邀请回答 vewwerwr 该类别下有 4 个回答。邀请回答 jefljel 该类别下有 4 个回答。邀请回答 bluepink 该类别下有 4 个回答。邀请回答举报哈哈哈相关推荐 • W7未检测到CY7C68013 1129 • 怎么在Cy7C68013A上进行调试 3313 • 如何在Keil C环境下编译CY7C68013的大型固件代码？ 4558 • cy7c68013a固件已经配置成异步slave模式，是否有MCU用IO口控制cy7c68013a通过数据总线来实现与PC的USB口通信？ 2824 • CY7C68013A-56LFXI 的替代型号是什么？ 425 • 请问CY7C68013A是否支持1MHz I2C频率？ 1385 • CY7C1370KV25-167AXC的晶圆尺寸是多少？ 2052 • Windows 10的CY7C68013A的驱动程序是否支持？ 3509 • 请问Linux的CY7C68013A驱动程序对于这个设备是可用的吗？ 2039 • 怎么使用CY7C68013A-56PVXC修复USB摄像机 3501 1个回答

答案对人有帮助，有参考价值 0 针对CY7C68013A-100AXC芯片在传输699050个数据时丢失一个数据导致后续移位的问题，以下是根本原因分析和解决方案：根本原因分析端点缓冲区管理缺陷问题核心在于固件未正确处理数据包边界对齐。当主机发送的数据总量 (N = 699050 times 2 text{字节}) 时，因USB包大小限制（如1024字节），最后一次传输可能为短包（Short Packet）。若固件未检测短包边界，会丢失结尾的1个数据（2字节），导致后续数据指针偏移。指针同步机制缺失丢失数据后，固件未复位数据指针或同步标志，导致后续所有数据位移（因16位数据对齐被破坏）。 SignalTap捕获异常定位监听软件无异常 → 主机发送正确 SignalTap在USB输入侧发现异常 → 芯片接收端存在数据丢失证明问题在固件处理层而非物理层。硬件时序问题排除若为信号干扰，丢失应随机出现（非固定位置）固定在第699050个数据丢失 → 指向逻辑错误（固件BUG）解决方案 1. 修复固件中的数据包处理逻辑在端点中断服务程序中增加短包处理和指针复位机制： void ISR_EP2OUT(void) interrupt INTERRUPT_EP2OUT { WORD count = EP2OUTBC; // 读取当前包字节数 BYTE buf = EP2OUTBUF; // 缓冲区地址 // 关键修复：检测短包并复位指针 static WORD data_index = 0; for (WORD i = 0; i < count; i += 2) { if (i + 1 >= count) { // 若为奇数长度短包 g_buffer[data_index] = 0; // 丢弃残缺字节（或填充） data_index = 0; // 重置指针等待同步信号 } else { g_buffer[data_index++] = (buf[i+1] << 8) \| buf[i]; // 组合16位数据 } } // 收到短包时同步数据流 if (count < EP2_PACKET_SIZE) { data_index = 0; // 强制指针复位 } EP2OUTBC = 0; // 释放缓冲区 } 2. 增加同步机制（主从协同）上位机发送同步头* 每发送64KB数据后插入2字节同步标志（如`0xAA55`）： `# Python发送示例 sync_flag = b"xAAx55" send_data(data_block + sync_flag) # 每块数据后附加同步` 下位机检测同步复位在固件中增加同步检测逻辑： `if (g_buffer[data_index-1] == 0xAA55) { data_index = 0; // 检测到同步标志时复位指针 is_synced = TRUE; }` 3. 优化端点配置确保描述符和缓冲区设置匹配数据对齐： `// 在TD_Init()中配置端点 EP2CFG = 0xA0; // OUT端点，Bulk传输，缓冲区512x2 EP2BCL = 0x80; // 设置自动双缓冲` 4. 时序加固措施降低USB传输速率在`TD_Init`中调整时钟分频，验证是否为时序问题： `CPUCS = (CPUCS & ~0x0C) \| 0x00; // 48MHz -> 24MHz (临时降频测试)` 验证步骤压力测试发送连续1,000,000个数据，使用SignalTap监测FPGA侧输入：观察是否仍丢失数据检查同步标志触发时的指针复位边界测试刻意发送非整倍数包（如699049个数据）：验证短包处理后指针是否复位监测后续数据流对齐状态错误计数器在固件中添加丢包计数器： `if (expected_index != actual_index) { error_count++; // 统计异常事件 reset_pointers(); // 自动纠错 }` 根因总结数据包边界对齐缺失是导致固定位置丢失数据的根本原因，尤其当数据量达到特定阈值（导致最后一个包为短包）时，固件未正确处理残余字节，破坏了后续数据的16位对齐。通过端点逻辑优化和同步机制可彻底解决。建议优先实施解决方案1（短包处理+指针复位） + 解决方案2（同步标志），协同解决数据移位问题。

2025-6-6 17:28:09 评论举报李杰