[问答]

MSP430对LTC6115进行ADC采集，LTC6115信号电压被下拉怎么解决？

问答对人有帮助，内容完整，我也想知道答案 0 求助，最近在用MSP430F5438A的ADC功能，采用ADI的LTC6115进行电流采集，信号经过ADI的模拟开关ADG708BRUZ以及ti的运算放大器OPA2333后输入给MSP430。信号电压范围设计的是0~5V，OPA2333做了个二分之一，给到MSP430信号电压是0~2.5V。如下图，绿色和黄色分别为ADG708输入前通道2和通道4的信号，红色为ADG708输出信号，可以看到当选通当前通道后，信号电压即刻被下拉下来，且在不同电压输入信号情况下的下拉幅度不一致，如图2图3。下图蓝色为经过OPA2333后的信号，可以看到与ADG708输出信号相比刚好为其二分之一。下图为相关芯片相关参数。我的电路中，从LTC6115信号输出到ADG708信号输入中间的电缆长度大约有4到5米，不知道电压被下来是否是电缆造成的？或者是MSP430配置上的问题？ 0 本主题由 Harmony技术专家于 2025-3-25 17:24 审核通过
2025-3-25 06:58:32　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 张程明该类别下有 102 个回答。邀请回答 jf_50240986 该类别下有 85 个回答。邀请回答 shaorc 该类别下有 73 个回答。邀请回答 Music 该类别下有 72 个回答。邀请回答 leetow2006 该类别下有 64 个回答。邀请回答王尚岱该类别下有 43 个回答。邀请回答 CCCLLL 该类别下有 41 个回答。邀请回答 mintsy 该类别下有 39 个回答。邀请回答梅利号该类别下有 38 个回答。邀请回答 wp2010abc 该类别下有 36 个回答。邀请回答熊本熊该类别下有 34 个回答。邀请回答河神大人该类别下有 34 个回答。邀请回答硬件工程师1 该类别下有 33 个回答，其中被选为最佳答案 1 次。邀请回答哔哔哔- 该类别下有 33 个回答。邀请回答奇牙虎威该类别下有 31 个回答。邀请回答 Duke 该类别下有 28 个回答。邀请回答 siyugege 该类别下有 27 个回答。邀请回答谢新貌该类别下有 27 个回答。邀请回答 chunhuahua 该类别下有 27 个回答。邀请回答阿城138 该类别下有 26 个回答。邀请回答举报 duke刘相关推荐 • PXI-6115重启失败问题 3399 • 有关MSP430采集的问题 2194 • PXI6115 200 mV to 42 V Input Ranges 3026 • MSP430内部的ADC是多少位的？ 495 • msp430 采集电压飘动 2971 • 分享一个不错的基于MSP430和USB的数据采集系统 1010 • MSP430的ADC可以支持几个通道转换？ 692 • 关于MSP430的简单应用，急！！！ 3911 • 关于MSP430的问题，输入接哪个口好？ 3491 • 关于msp430内部ADC或者SD的基准电压 7936 1个回答

答案对人有帮助，有参考价值 0 针对LTC6115信号电压被下拉的问题，以下是系统的分析和解决方案：问题分析 ADG708导通电阻影响 ADG708的导通电阻（约5Ω）与信号源阻抗形成分压，若前端分压电阻阻值过高（如10kΩ+10kΩ），可能导致信号被下拉。 OPA2333驱动能力不足 OPA2333作为低功耗运放，输出电流有限。当ADC采样时，瞬间电流需求可能导致电压跌落。电源去耦不足模拟开关和运放的电源波动可能影响信号稳定性，尤其在通道切换瞬间。 ADC输入配置问题 MSP430的ADC输入可能启用了内部下拉电阻，或输入阻抗不匹配。 PCB布局干扰高阻抗信号路径可能受到数字信号或地线噪声干扰。解决方案 1. 优化信号路径阻抗降低分压电阻阻值将分压电阻（如从10kΩ+10kΩ改为1kΩ+1kΩ），降低输出阻抗至约500Ω，减少ADG708导通电阻的影响。在OPA2333输出端添加缓冲在运放输出端与ADC输入之间串联一个100Ω电阻，并联100pF电容到地，以抑制采样瞬态电流。 2. 增强OPA2333驱动能力确认运放工作模式检查是否配置为电压跟随器（反馈直接接输出），避免错误放大倍数导致阻抗变化。增加电源去耦电容在OPA2333电源引脚就近放置0.1μF和1μF电容，确保供电稳定。 3. 验证ADG708控制逻辑确保单通道选通检查控制信号，防止多通道同时导通造成信号短路。测量ADG708输出端信号用示波器观察选通后信号是否正常，确认问题出在ADG708之前还是之后。 4. 检查ADC输入配置禁用内部上下拉电阻确认MSP430的ADC输入引脚未启用内部下拉（通过寄存器配置关闭）。优化采样时间增加ADC的采样保持时间（如设置SAMPCON=1），确保信号稳定后再进行采样。 5. 优化PCB设计分离模拟/数字地使用单点接地，避免数字噪声耦合到模拟信号路径。缩短高阻抗走线将分压电阻、ADG708和OPA2333靠近布局，减少寄生电容和干扰。 6. 分步调试验证单独测试分压电路断开ADG708，直接输入信号到OPA2333，观察输出是否正常，排除分压电路问题。逐级测量信号从ADG708输入到OPA2333输出，逐级用示波器捕捉信号变化，定位下拉发生的环节。关键电路参数建议分压电阻：1kΩ + 1kΩ（精度1%）。 OPA2333配置：电压跟随器（反馈直接接输出）。 ADC采样设置：采样时间 ≥ 20个时钟周期（根据ADC时钟频率调整）。去耦电容：OPA2333电源引脚处放置0.1μF（陶瓷） + 1μF（钽电容）。总结问题可能由信号路径阻抗不匹配、运放驱动能力不足或电源噪声导致。通过降低分压电阻阻值、优化运放输出缓冲、增加去耦电容，并验证ADG708控制逻辑，可有效解决信号下拉问题。建议优先调整分压电阻和运放输出端缓冲，再结合示波器逐级调试定位具体故障点。

2025-3-27 18:10:43 评论举报马祥