STM32G473 DRDY为什么不置位？

答案对人有帮助，有参考价值 0

在STM32G473微控制器中，RNG（随机数生成器）模块的DRDY（Data Ready）标志位用于指示随机数数据是否准备好。如果DRDY不置位，并且状态寄存器显示时钟错误，通常是由于时钟配置问题或RNG模块的时钟源配置不正确。

1. RNG模块的时钟源配置

STM32G473的RNG模块有两个时钟源：

• HCLK：系统时钟


• PLL48CLK：专用的48MHz时钟

RNG模块的时钟源需要在RCC（Reset and Clock Control）模块中进行配置。如果未正确配置时钟源，RNG模块可能无法正常工作，导致DRDY不置位。

2. 配置步骤

以下是如何在RCC中配置RNG模块的时钟源的步骤：

2.1 确保PLL48CLK可用

首先，确保PLL48CLK时钟源已启用并且稳定。PLL48CLK通常用于USB、RNG等外设。

// 使能PLL48CLK

RCC_PLL48CLK_Enable();

2.2 配置RNG时钟源

在RCC中，选择RNG模块的时钟源。你可以选择HCLK或PLL48CLK。

// 选择RNG时钟源为PLL48CLK

RCC_PeriphCLKInitTypeDef PeriphClkInit = {0};

PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_RNG;

PeriphClkInit.RngClockSelection = RCC_RNGCLKSOURCE_PLL48CLK;

HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit);

2.3 使能RNG模块

配置完时钟源后，使能RNG模块。

// 使能RNG模块

__HAL_RCC_RNG_CLK_ENABLE();

3. 检查时钟频率

RNG模块对时钟频率有要求，通常需要48MHz的时钟。如果时钟频率不正确，可能会导致RNG模块无法正常工作。确保PLL48CLK的频率为48MHz。

4. 检查系统主频和Q时钟输出

你提到系统主频为155MHz，Q时钟输出为38.75MHz。这些频率与RNG模块的时钟源无关，但需要确保它们不会干扰PLL48CLK的生成和稳定性。

5. 检查RNG状态寄存器

如果DRDY不置位且状态寄存器显示时钟错误，建议检查以下寄存器：

• RNG_SR（状态寄存器）：查看是否有时钟错误（CEIS）或其他错误标志。


• RNG_CR（控制寄存器）：确保RNG已启用（RNGEN位）。

6. 调试建议

• 使用调试工具（如ST-Link）检查RNG模块的时钟源和状态寄存器。


• 如果时钟错误持续存在，尝试切换到HCLK作为RNG的时钟源，看看问题是否依然存在。

7. 代码示例

以下是一个完整的RNG初始化代码示例：

void RNG_Init(void) {

    // 使能PLL48CLK

    RCC_PLL48CLK_Enable();



    // 配置RNG时钟源为PLL48CLK

    RCC_PeriphCLKInitTypeDef PeriphClkInit = {0};

    PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_RNG;

    PeriphClkInit.RngClockSelection = RCC_RNGCLKSOURCE_PLL48CLK;

    HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit);



    // 使能RNG模块

    __HAL_RCC_RNG_CLK_ENABLE();



    // 初始化RNG

    RNG_HandleTypeDef hrng;

    hrng.Instance = RNG;

    HAL_RNG_Init(&hrng);

}

通过以上步骤，你应该能够解决RNG模块DRDY不置位的问题。如果问题仍然存在，建议进一步检查硬件连接和时钟配置。