完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
从这个图看, 上面是 DAC 时钟发生器, 下面是 DLL 发生器
|
|
|
|
DCLK数随路时钟,有FPGA发出的。和数据一起进入DAC的。用于把数据解出来。
|
|
|
|
CLKin是DAC的工作时钟。如果是输入高钟的话,简单说就是内部的那个纯DAC干活的钟
|
|
|
|
|
|
|
|
简单来说,就是DCLK就是数据进去的节奏。CLK就是输出的节奏。
|
|
|
|
DAC5681Z是一款高速、低功耗、12位数字模拟转换器(DAC)。CLKIN、CLKINC和DCLKP/N是DAC5681Z的时钟输入引脚。它们的主要功能和差别如下:
1. CLKIN:这是DAC5681Z的主要时钟输入引脚。它接收来自外部时钟源的时钟信号,用于控制DAC的采样频率。CLKIN的频率决定了DAC的采样频率,即DAC输出模拟信号的更新速率。 2. CLKINC:这是DAC5681Z的时钟输入引脚之一,用于接收来自外部时钟源的时钟信号。与CLKIN相比,CLKINC具有更高的输入频率范围,可以支持更高的采样频率。在某些应用场景下,可能需要使用CLKINC来满足更高的采样频率要求。 3. DCLKP/N:这是DAC5681Z的差分时钟输入引脚,用于接收来自外部时钟源的差分时钟信号。差分时钟信号具有较低的噪声和较高的抗干扰能力,因此在高速或高噪声环境下,使用DCLKP/N可以提高DAC的性能。DCLKP/N的频率同样决定了DAC的采样频率。 总的来说,CLKIN、CLKINC和DCLKP/N都是DAC5681Z的时钟输入引脚,它们的功能是接收外部时钟信号,用于控制DAC的采样频率。其中,CLKIN和CLKINC是单端时钟输入引脚,而DCLKP/N是差分时钟输入引脚。根据应用场景和性能要求,可以选择不同的时钟输入引脚。 对于DAC来说,工作频率通常是指采样频率,即DAC输出模拟信号的更新速率。采样频率越高,DAC输出的模拟信号越接近原始数字信号,但同时也会增加功耗和对时钟信号的要求。因此,在设计时需要根据实际需求选择合适的采样频率。 |
|
|
|
只有小组成员才能发言,加入小组>>
341 浏览 1 评论
539 浏览 2 评论
NA555DR VCC最低电压需要在5V供电,为什么用3.3V供电搭了个单稳态触发器也使用正常?
781 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况,怎么解决?
655 浏览 1 评论
对于多级放大电路板,在PCB布局中,电源摆放的位置应该注意什么?
1138 浏览 1 评论
AT32F407在USART2 DMA发送数据时,接包接到了要发送的数据,程序还是处于等待传输完成的标识判断中,为什么?
69浏览 29评论
196浏览 23评论
请问下tpa3220实际测试引脚功能和官方资料不符,哪位大佬可以帮忙解答下
256浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方,寻求答疑
205浏览 14评论
两个TMP117传感器一个可以正常读取温度值,一个读取的值一直是0,为什么?
63浏览 13评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 21:44 , Processed in 0.984975 second(s), Total 90, Slave 73 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号