[问答]

测试ADS8320数据转换器遇到的疑问求解

问答对人有帮助，内容完整，我也想知道答案 0 你好，我最近在测试ti的ADS8320这颗数据转换器。测试过程之中用AP输入了10kHz信号，可以看到采集的频谱是对的，但是出现了“频谱泄露”现象。推测是是采样点的时间间隔有jitter。我有个问题，在使用ADS8320这颗料的过程中，为了保证等时间间隔采样。 1是应该保证CS的下降沿时间间隔一致 2还是应该保证DCLOCK的第5个下降沿的时间间隔一致呢？ 0 本主题由 Harmony技术专家于 2024-11-15 16:51 审核通过
2024-11-15 06:41:47　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 新星之火12138 该类别下有 60 个回答。邀请回答 heks 该类别下有 60 个回答。邀请回答普罗旺斯的薰衣草该类别下有 55 个回答。邀请回答 wang21cj 该类别下有 48 个回答。邀请回答 lksas 该类别下有 47 个回答。邀请回答 chm5 该类别下有 45 个回答。邀请回答 hgimtk 该类别下有 45 个回答。邀请回答颜刚YanG 该类别下有 43 个回答。邀请回答 fdhsfagd 该类别下有 43 个回答。邀请回答 zhhx1985 该类别下有 41 个回答。邀请回答风动影随该类别下有 41 个回答。邀请回答 huzp_bbs 该类别下有 41 个回答。邀请回答 ggfx 该类别下有 41 个回答。邀请回答站着幻想该类别下有 41 个回答。邀请回答 K_Ming 该类别下有 40 个回答。邀请回答 kghfh 该类别下有 40 个回答。邀请回答 lifei639156 该类别下有 39 个回答，其中被选为最佳答案 1 次。邀请回答潘涛12345 该类别下有 39 个回答。邀请回答 msvdsufsdf 该类别下有 39 个回答。邀请回答 dsdfshf 该类别下有 39 个回答。邀请回答举报刘辉相关推荐 • 在ADS8320的规格书里，Tcsd最大为0ns,请问这是不是意味着Dclock极性只能是空闲为低？ 60 • ADS7946转换器遇到的问题无法解决 3580 • 高速率的逐次逼近模数转换器ADS8412是如何设计的？ 1787 • 什么是Delta-Sigma转换器？ADS1232特点及应用是什么？ 2171 • 两款16位SAR模数转换器ADS8519与ADS8513 1838 • ADS7822具有哪些特性参数应用？ 1102 • 德州仪器的四种微型高精度数据转换器介绍 1042 • 基于ADS1110自校准模数转换器的称重应用 1856 • 对ESP8266 WeMos中A0引脚的模数转换器有疑问，求解答 186 • 关于STM32F103单片机与ADS1118转换器的程序讲解和管脚连接 2661 2个回答

答案对人有帮助，有参考价值 0 您好，应该保证CS的下降沿时间间隔一致：

2024-11-15 16:33:02 评论举报夏日余晖

答案对人有帮助，有参考价值 0 你好，关于你在使用TI的ADS8320数据转换器时遇到的频谱泄露问题，我会尽力帮助你解决。首先，我们需要了解频谱泄露现象的原因。频谱泄露通常是由于采样时间间隔不一致导致的，这可能会导致信号的混叠和失真。在你提到的问题中，有两个可能的原因： 1. CS（Chip Select）的下降沿时间间隔不一致。 2. DCLOCK（Data Clock）的第5个下降沿时间间隔不一致。为了确保等时间间隔采样，我们需要关注这两个方面。以下是我的建议： 1. 确保CS的下降沿时间间隔一致：CS信号用于控制ADS8320的数据转换器何时开始采样。如果CS的下降沿时间间隔不一致，可能会导致采样时间不一致，从而引发频谱泄露。因此，你需要确保CS的下降沿时间间隔一致。 2. 确保DCLOCK的第5个下降沿的时间间隔一致：DCLOCK信号用于控制ADS8320的数据转换器何时输出采样数据。如果DCLOCK的第5个下降沿时间间隔不一致，可能会导致输出数据的时间间隔不一致，从而引发频谱泄露。因此，你也需要确保DCLOCK的第5个下降沿的时间间隔一致。总之，为了确保等时间间隔采样，你需要同时关注CS的下降沿时间间隔和DCLOCK的第5个下降沿的时间间隔。你可以尝试调整这两个信号的时间间隔，以消除频谱泄露现象。同时，你还可以检查你的硬件设计和时序，以确保信号的稳定性和一致性。希望这些建议能帮助你解决问题。

2024-11-15 17:18:39 评论举报杨万富