完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
ADC的信噪比分由两部分构成，
1. 量化信噪比，其计算公式为：S1=6.02*N+1.78+10*log10(fs/(2*BW)); 2. 采样时钟的抖动带来的信噪比：S2=20*log10(1/(2*pi*fin*jiiter)); 所以ADC的信噪比为SNRsum = 10*log10(1./(s1+s2)); 由S1可以可拿到，当Fs增大一倍是，S1会提高3dB。所以理论上SNRsum会提高。由于时钟抖动带来的信噪比远大于ADC本身的信号比，所以一般情况下我们不太考虑S2的影响，所以一般情况下，我们会说，Fs增大一倍，信噪比增大3dB。 所以对于你的问题，并联ADC也就是增大了ADC的采样率Fs，所以它能提高ADC的输出信噪比。 |
|
|
|
|
|
DAC的计算方法和ADC的原理上是一致的
|
|
|
|
|
|
Peng并联的时候，采样用的时钟是就相位交错的。然后再拼接起来。这样就把采样的速率提高了一倍。但是要注意校准时钟的相位差。
|
|
|
|
|
|
个人观点供参考：
1） 当单个DAC电流输出时， 运放的输出为Vout = I1* Rf, 便于计算方便，我们ignore 运放本身的电流和电压噪声，假设DAC的输出的电流噪声密度为in, 那么输出的噪声(rms)为 in*Rf* sqrt(BW) * pi/2, (1-pole LPf) . 2) 当m个DAC并联输出是， 运放的输出为Voutm= I1*Rf *m, 但是 输出的噪声有效值为：in *Rf* sqrt(BW)* pi/2 * sqtr(m) . 则输出的动态范围等效扩大的sqrt(m)倍。 实际情况比这个数值要小些，但这样输出叠加对扩大动态范围肯定是有帮助的。 |
|
|
|
|
|
多颗DAC（数字模拟转换器）输出并联提高THD+N（总谐波失真加噪声）、动态范围和信噪比的理论依据主要来自于以下几个方面：
1. 增加输出电流：当多个DAC并联时，它们的输出电流可以相加。这可以提高DAC的驱动能力，从而在相同的电压输出下减少失真。增加输出电流有助于提高DAC的动态范围和信噪比。 2. 降低噪声：多个DAC并联时，它们的噪声可以相互抵消。这是因为每个DAC的噪声是随机的，当多个DAC并联时，它们的噪声会相互叠加，从而降低总体噪声水平。这有助于提高信噪比。 3. 提高线性度：多个DAC并联时，它们的非线性失真可以相互抵消。这是因为每个DAC的非线性失真可能不同，当多个DAC并联时，它们的非线性失真会相互叠加，从而降低总体非线性失真水平。这有助于降低THD+N。 4. 提高动态范围：动态范围是指信号的最大和最小幅度之间的比例。当多个DAC并联时，它们的输出电压可以相加，从而提高信号的最大幅度。这有助于提高动态范围。 5. 提高信噪比：信噪比是指信号幅度与噪声幅度之间的比例。当多个DAC并联时，它们的噪声可以相互抵消，从而降低总体噪声水平。这有助于提高信噪比。 综上所述，多颗DAC输出并联可以提高THD+N、动态范围和信噪比，主要依据是增加输出电流、降低噪声、提高线性度和提高信噪比。这些因素共同作用，使得并联DAC在性能上优于单个DAC。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
309 浏览 1 评论
513 浏览 2 评论
NA555DR VCC最低电压需要在5V供电，为什么用3.3V供电搭了个单稳态触发器也使用正常?
754 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况，怎么解决？
641 浏览 1 评论
对于多级放大电路板，在PCB布局中，电源摆放的位置应该注意什么？
1113 浏览 1 评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
226浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
181浏览 14评论
两个TMP117传感器一个可以正常读取温度值，一个读取的值一直是0，为什么？
46浏览 13评论
在使用3254进行录音的时候出现一个奇怪的现象，右声道有吱吱声，请教一下，是否是什么寄存器设置存在问题？
149浏览 13评论
TLV320芯片内部自带数字滤波功能，请问linein进来的模拟信号是否是先经过ADC的超采样？
158浏览 12评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
71
评论
淘帖
300
