模拟的视频数据通过adc (4路)送到FPGA,直接将数据通过cameralink线送到显示屏幕上显示,图像却分块。我用摄像头的datavalid信号的上升沿作为视频帧的起始位置,可能数据经过adc 再到fpga相比于datavalid直接到fpga有延迟,后面自己造一个类似与datavalid信号来尝试解决问题,一直都不行。1)自己造的棋盘格能正常显示,第一像素的位置自己是知道的,在Fval和Lval同时拉高的时候送入数据即可,说明Fval和Lval信号应该是没问题的。如图一。2)摄像头的数据先存入FIFO,Fval和Lval同时拉高的时候作为fifo的rden,将读出的数据送到显示器上,一直分块,请大家给点思路。谢谢,如图二,手指的头应该显示在最右边,却在最左边。图中红色箭头所示。 |
|
相关推荐
2 条评论
1个回答
|
|
根据您的描述,您在使用CameraLink传输模拟视频数据时遇到了图像分块的问题。以下是一些建议和可能的解决方案,希望能帮助您解决问题:
1. 检查时序问题:您提到可能存在ADC到FPGA的延迟,这可能导致数据同步问题。请确保您的FPGA设计中正确处理了时序,包括数据采集、FIFO读写和CameraLink传输。您可以尝试调整FPGA内部的时序参数,以确保数据在正确的时间被处理和传输。 2. 检查FIFO配置:请确保您的FIFO配置正确,包括深度、数据宽度和读写时序。错误的FIFO配置可能导致数据丢失或错位,从而导致图像分块。您可以尝试调整FIFO的参数,或者使用不同的FIFO实现方法,以解决这个问题。 3. 检查CameraLink接口:请确保您的CameraLink接口配置正确,包括数据宽度、时钟频率和信号极性。错误的接口配置可能导致数据传输错误,从而导致图像分块。您可以尝试调整CameraLink接口的参数,或者使用不同的接口实现方法,以解决这个问题。 4. 检查摄像头和ADC:请确保您的摄像头和ADC工作正常,并且它们的输出信号与FPGA的输入信号兼容。您可以尝试使用不同的摄像头或ADC,以排除硬件故障的可能性。 5. 检查FPGA设计:请仔细检查您的FPGA设计,包括数据路径、控制逻辑和时序。错误的设计可能导致数据丢失或错位,从而导致图像分块。您可以尝试修改FPGA设计,或者使用不同的设计方法,以解决这个问题。 6. 调试和测试:请使用FPGA调试工具和测试软件,对您的设计进行详细的调试和测试。这可以帮助您找到问题的根源,并提供解决问题的思路。 总之,解决图像分块问题需要从多个方面进行排查和调整。希望以上建议能对您有所帮助。祝您早日解决问题! |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
xilinx FPGA+Sony LVDS接口图像传感器,已设计出网口输出,现想设计USB3.0输出,有没有什么解决方案?
采集卡采集视频数据通过cameralink传输到显示屏上,图像却分块,各位大佬们遇到过吗?谢谢!
国产FPGA的优势是什么?
PGL50H在软核移植的时候出现的报错,请问如何解决
想学国产fpga,有推荐的吗?
国产FPGA有哪些
Atmega328P单片机的引导程序
紫光同创在arm移植的时候报错DQS,该如何解决
FPGA芯片架构和资源有深入的理解,精通Verilog HDL、VHDL
有没有使用FPGA控制tdc-gpx2芯片LVDS输入输出功能的朋友?
浏览过的版块 |
扫一扫,分享给好友
电子发烧友网
电子发烧友论坛
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号