E: Adm-0190: [E:/FPGA/peitao/CD/01_demo/demo/Part10/Project_FP…ore/DCACHE_TAG/rtl/ipml_sdpram_v1_5_DCACHE_TAG.v(line number: 850)] GTP_DRM18K instance u_DCACHE_TAG/U_ipml_sdpram_DCACHE_TAG/ADDR_LOOP[0].DATA_LOOP[0].U_GTP_DRM18K parameter SIM_DEVICE PGL22G is mismatch with LOGOS. |
|
相关推荐
2个回答
|
|
这个错误信息表明在软核移植过程中,GTP_DRM18K实例的参数SIM_DEVICE与LOGOS不匹配。具体来说,错误信息指出在文件`ipml_sdpram_v1_5_DCACHE_TAG.v`的第850行,参数SIM_DEVICE被设置为PGL22G,但是与LOGOS不匹配。
要解决这个问题,你可以尝试以下步骤: 1. 确认你的FPGA芯片型号。检查你的FPGA芯片是否确实是PGL22G型号。如果不是,你需要修改代码中的SIM_DEVICE参数以匹配你的FPGA芯片型号。 2. 修改SIM_DEVICE参数。如果你的FPGA芯片型号不是PGL22G,你需要修改`ipml_sdpram_v1_5_DCACHE_TAG.v`文件中的SIM_DEVICE参数。找到第850行,将SIM_DEVICE参数修改为你的FPGA芯片型号。 3. 重新编译代码。在修改了SIM_DEVICE参数后,重新编译你的代码以确保错误已经被解决。 4. 如果问题仍然存在,检查你的FPGA开发环境和工具链是否支持你的FPGA芯片型号。如果你的开发环境或工具链不支持你的FPGA芯片型号,你可能需要更换一个支持的版本。 5. 如果以上步骤都无法解决问题,你可能需要联系FPGA芯片的制造商或寻求社区支持以获取更多帮助。 请注意,解决这类问题通常需要对FPGA开发和硬件有一定的了解。如果你不熟悉这些概念,可能需要寻求专业人士的帮助。 |
|
|
|
|
|
1 条评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
MAX3590 RS422 芯片 RO输出 起初的空闲时刻为低电平 怎么检测起始位
FPGA在视频编码方面的应用有大佬做过吗?
xilinx FPGA+Sony LVDS接口图像传感器,已设计出网口输出,现想设计USB3.0输出,有没有什么解决方案?
在FPGA设计中是否可以应用ChatGPT生成想要的程序呢
fpga 管脚不让绑定的问题,绑定时提示: Not assignable
本人研一,做DFB激光稳频,目前只差FPGA ADC DAC做一个反馈系统
fpga工程师有吗?
采集卡采集视频数据通过cameralink传输到显示屏上,图像却分块,各位大佬们遇到过吗?谢谢!
国产FPGA的优势是什么?
PGL50H在软核移植的时候出现的报错,请问如何解决
扫一扫,分享给好友
电子发烧友网
电子发烧友论坛
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号