盘古100K开发板

盘古100K开发板采用核心板+扩展板的结构，核心板主要由FPGA+2颗DDR3+Flash+电源及复位构成，承担了FPGA的最小系统运行及高速数据处理和存储的功能。

FPGA选用紫光同创28nm工艺的Logos2系列:PG2L100H-6IFBG484，PG2L100H和DDR3之间的数据交互时钟频率最高到 533MHz，2颗DDR3 数据位宽32bit，总数据带宽最高到34112（1066×32）Mbps，充分满足高速多路数据存储的需求；另外带有4 路HSST高速收发器，每路速度高达6.6Gbps，非常适合用于光纤通信和PCIe 数据通信；电源采用多颗 EZ8303（艾诺）来产生不同的电源电压。

底板为核心板扩展丰富的外围接口, 预留HDMI收发接口用于图像验证及处理；预留的光纤接口、10/100/1000M 以太网接口、PCIE 接口，方便各类高速通信系统验证；预留一个 40pin的IO扩展连接器，方便用户在开发平台基础上验证模块电路功能。