完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
在手册里面有SDIO adapter clock (SDIOCLK = HCLK)
当HCLK设置为72MHz的时候进行配置SDIO_CK, 通过寄存器SDIO_CLKCR的位7:0(CLKDIV)进行设置, 在不使用旁路时钟的时候, SDIO_CK=SDIOCLK/[CLKDIV+2], 应该是对72MHz进行分频 但是CubeMX生成的代码里面默认的参数是对48MHz进行分频 在文件STM32f1xx_ll_sdmmc.h文件里面的这两个宏定义是针对48MHz 这里的48MHz是怎么来的? 并且在进行初始化的时候会使用到这一个宏, 如果时钟是72MHz的话会超过限制的最大400KHz的频率,导致出现问题 |
|
相关推荐
1个回答
|
|
|
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
STM32F405驱动DS1302时钟模块,输出时间错乱该怎么排查?
2810 浏览 2 评论
stm32f405rgt6驱动DS1302ZN出现时间错乱问题
2420 浏览 1 评论
stm32用fsmc读取ad7606采集数据,数据不变,只有开发版复位才更新数据
2288 浏览 0 评论
2404 浏览 1 评论
1643 浏览 1 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-2 18:04 , Processed in 0.484364 second(s), Total 42, Slave 35 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
2446