完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我们在项目中使用了两片AD9739,分别输出IQ信号,因此必须保证其输出的同步性。
实际使用中发现,在常温时一切正常,但在低温-40度时,两片DA输出相位无法保证每次开机都同步,至少有同步、差1个采样周期、差2个采样周期三种情况。高温情况未细查。 实现方案如下: 采样时钟为AD9518同一个分频器下的两对时钟输出,做了等长处理且在同一信号层,因此认为应该不存在时延差问题。 同步时钟(SYNC_CLK)方案为I主Q从,以FPGA转发,做了等长处理。 数据时钟与同步时钟方案相同。 参照的器件手册为Rev B(2012),初始化流程为其中P47页的流程。先后顺序为先初始化主DAC(1至28步),完成后再初始化从DAC(1至28步)。第29步的处理是初始化主DAC完成后读主的,结果写入从DAC,在配置第15步之前插入步骤。 现在有这么几个问题: 1、高低温下同步操作有什么特殊注意事项? 2、如果发现同步失败,且3次同步失败,如何处理? 3、我们的配置方式是否正确(先主后从),还是说应该主从同时配置?但我们在常温下发现,主从同时配置非常容易同步失败(两个与同步相关的计数器之一或全部计数结果大于3)。 4、第29步究竟应该如何操作? 5、手册P47页给出的配置顺序,在第17、18步打开了Sync控制,但在22、23、24条关闭了Sync控制,是否正确?我们这样做的结果,是在常温下两片DAC输出相位随机,必须在第22、23、24步操作时保持Sync控制使能,才能得到期望的结果,即两片DAC输出相位同步。试过主的同步控制始终打开,从配置到22时关闭,输出同步性无法保证。 6、我们发现第19步等待时间较长时(譬如推荐时间20倍),发现失锁指示位经常检测失锁。由此推断,长时间让其处于跟踪状态,的确易出现失锁问题。这是正常的吗? |
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1001 浏览 0 评论
873 浏览 1 评论
800 浏览 1 评论
电路小知识 | 交流电路复数的基础知识以及相位差和电抗的计算
663 浏览 0 评论
1917 浏览 3 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-25 04:14 , Processed in 0.648070 second(s), Total 74, Slave 56 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号