完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
CLK+ CLK- 是10MHz时钟,幅度在1.6v和0.5v都试过 1、为什么DCO、FCO没有高于CLK+clk-五倍的时钟输出呢? 2、为什么不接CLK+ CLk-时钟的时候,片子的电平就是1.7V的呢?(电平是1.8V,和电源ADD之间量过没有短路) 谢谢 |
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
为什么在频率为10^3 Hz处,产生的相移就可以确定约为-90度
1009 浏览 1 评论
【高手问答】电路的功能是为了0.6v到40v之间调压,运放发热严重
3251 浏览 8 评论
USB3.0 工业相机的传输速率是否受到电脑主板某些硬件的限制?
1188 浏览 0 评论
2381 浏览 1 评论
1321 浏览 0 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 20:53 , Processed in 0.588937 second(s), Total 72, Slave 54 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号