完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
AD7760故障描述:
电路采用4片AD7760,共用SYNC、Reset管脚,MCLK由FPGA(四路共用)输出,经过四路时钟缓冲电路后连到四路7760管脚。4片AD7760数据线不共用,采用非调制工作模式。按照 英文手册第27页配置AD7760,默认设置为2.5MHz.然后切换采样率为1.25MHz、625KHz、312.5KHz、156.25KHz、78.125KHz(上述采样率为完全滤波模式),切换时、从步骤3复位开始直到步骤8同步结束。在切换过程中、有时能切换成功,DRDY脉冲频率达到预期,有时切换不成功,DRDY频率为312.5KHz(不是期望频率)或者DRDY一直为高电平。想请教下为啥切换频率有时能成功、有时却切换不了,是硬件问题还是底层代码问题, 或者是芯片的固有属性造成的。 |
|
相关推荐 |
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
5V供电情况下JFET前级放大电路怎么实现,JFET能不能先将信号放大到2-3mv,然后在用单运放进行1000倍左右放大?
1986 浏览 0 评论
1194 浏览 0 评论
USB Type-C的双角色端口(DRP)我这样设计可以吗?
746 浏览 0 评论
1894 浏览 0 评论
1826 浏览 0 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-1 20:28 , Processed in 0.725587 second(s), Total 71, Slave 53 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
2087