完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
各位好
最近再利用AD734作倍频,参考资料手册内图24之电路,并将第1与第6脚短路灌入输入讯号,并将第10pin接地, 其输出结果可发现到是可以接输入讯号成功倍频,但经过倍频后讯号的dc偏移很严重,请问这是为什么呢? 另外,我观察时间轴发现到波形虽然成功倍频但是会有类似pll jitter效应的左右抖动,请问这是为什么呢? 再麻烦帮小弟解答一下 谢谢 |
|
相关推荐
1个回答
|
|
|
可以使用AD734的评估板进行测量,保证芯片的接触以及版图布局
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
327 浏览 0 评论
664 浏览 0 评论
1957 浏览 0 评论
1282 浏览 1 评论
5V供电情况下JFET前级放大电路怎么实现,JFET能不能先将信号放大到2-3mv,然后在用单运放进行1000倍左右放大?
2452 浏览 1 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-10 10:55 , Processed in 0.789249 second(s), Total 75, Slave 57 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
1759