完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
出现铜皮分割现象的原因可能是由于导入的网表中包含了与铜皮相交的信号线,这些信号线会与铜皮产生冲突,导致铜皮被分割。此外,可能还存在其他网络过孔与铜皮重叠部分未经过适当的处理,也会导致铜皮分割。
如果重新铺铜后仍然出现分割现象,可以尝试进行手动编辑,调整布线或调整网络过孔的位置,避免与铜皮重叠。另外,也可以尝试使用更高级的PCB设计软件,以便更好地处理信号线与铜皮之间的干扰和冲突。 |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
74621 浏览 315 评论
5470 浏览 1 评论
31103 浏览 2 评论
李增老师:Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
14392 浏览 11 评论
Cadence 17.2的brd能有什么方法用16.6的打开吗?
39476 浏览 2 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-6 01:34 , Processed in 0.511213 second(s), Total 72, Slave 54 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号