完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
给到MOS管一个脉冲波形后，测试MOS管漏极电压会出现一个drop现象，且这个drop与mos管的导通时间有关，导通时间越久这个drop越大。
后面经过各种试验发现，只要将后面的分压电路去掉就不会出现这个drop。（也就是不要出现对地回路就不会有这个现象）。 麻烦问下这个是什么原因导致的（是否mos的输出寄生电容过大？？可是为啥没有对地回路就不会呢？？），如何规避？ 
155551484a0800125a44f9c428e9c00a
1
|
|
相关推荐
1 条评论
4个回答
|
|
|
I-PEX-05860是天线座吗？是不是布线不好，存在很大的电容了。
|
|
|
|
|
|
帮顶一下
|
|
|
|
|
|
加入GS放电电阻试试看
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
252 浏览 0 评论
5V供电情况下JFET前级放大电路怎么实现，JFET能不能先将信号放大到2-3mv,然后在用单运放进行1000倍左右放大？
2020 浏览 0 评论
1209 浏览 0 评论
USB Type-C的双角色端口（DRP）我这样设计可以吗？
752 浏览 0 评论
1911 浏览 0 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4588
淘帖
18029
赞
