133MHZ和166MHZ SDRAM频率的设置是什么？

我们正在研究带有 SDRAM 测试代码的 imxrt1176
如果 DCD 和 clock_config.c 和 ,h 对新频率 133mHZ/166MHZ 有更改，您能否确认该事件？

并运行 evkmimxrt1170_semc_cm7 的示例代码，有效频率将基于写入的设置


status_t BOARD_InitSEMC(void)
{
semc_config_t 配置；
semc_sdram_config_t sdramconfig；
uint32_t clockFrq = EXAMPLE_SEMC_CLK_FREQ；

/* 将 MAC 配置结构初始化为零。*/
memset(&config, 0, sizeof(semc_config_t));
memset(&sdramconfig, 0, sizeof(semc_sdram_config_t));

/* 初始化 SEMC。*/
SEMC_GetDefaultConfig(&配置);
config.dqsMode = kSEMC_Loopbackdqspad; /* 为了更准确的计时。*/
SEMC_Init(SEMC, &配置);

/* 配置内存。*/
sdramconfig.csxPinMux = kSEMC_MUXCSX0;
sdramconfig.address = 0x80000000;
sdramconfig.memsize_kbytes = 2 * 32 * 1024; /* 64MB = 2*32*1024*1KB*/
sdramconfig.portSize = kSEMC_PortSize32Bit; /*两个16位的SDRAM组成32位的portsize*/
sdramconfig.burstLen = kSEMC_Sdram_BurstLen8;
sdramconfig.columnAddrBitNum = kSEMC_SdramColunm_9bit;
sdramconfig.casLatency = kSEMC_LatencyThree;
sdramconfig.tPrecharge2Act_Ns = 15; /* tRP 15ns */
sdramconfig.tAct2ReadWrite_Ns = 15; /* tRCD 15ns */
sdramconfig.tRefreshRecovery_Ns = 70; /* 使用 (Trfc, Txsr) 的最大值。*/
sdramconfig.tWriteRecovery_Ns = 2; /* tWR 2ns */
sdramconfig.tCkeOff_Ns =
42; /* SDRAM CLK 关闭状态的最小周期。CKE 以最小周期 tRAS 在自刷新中关闭。*/
sdramconfig.tAct2Prechage_Ns = 40; /* tRAS 40ns */
sdramconfig.tSelfRefRecovery_Ns = 70;
sdramconfig.tRefresh2Refresh_Ns = 60;
sdramconfig.tAct2Act_Ns = 2; /* tRC/tRDD 2ns */
sdramconfig.tPrescalePeriod_Ns = 160 * (1000000000 / clockFrq);
sdramconfig.refreshPeriod_nsPerRow = 64 * 1000000 / 8192; /* 64 毫秒/8192 */
sdramconfig.refreshUrgThreshold = sdramconfig.refreshPeriod_nsPerRow;
sdramconfig.refreshBurstLen = 1;
sdramconfig.delayChain = 2;

返回 SEMC_ConfigureSDRAM(SEMC, kSEMC_SDRAM_CS0, &sdramconfig, clockFrq);
}


如果是这样，133MHZ 和 166MHZ SDRAM 频率的设置是什么？