[问答]

写入备份SRAM之前的内存/指令屏障，导致代码无法运行的原因？

问答对人有帮助，内容完整，我也想知道答案 0 由于在写入备份 SRAM 之前缺少数据屏障，以下代码无法运行： HAL_PWR_EnableBkUpAccess(); std::copy(buffer, buffer + num_bytes, BaseAddress + address); HAL_PWR_DisableBkUpAccess(); 添加一个 DSB，暂时解决了这个问题。 HAL_PWR_EnableBkUpAccess(); __DSB(); std::copy(buffer, buffer + num_bytes, BaseAddress + address); HAL_PWR_DisableBkUpAccess(); 可以理解的是，在写入实际内存地址之前需要完全完成启用 BkUp（设置单个位）。但对我来说，这不是完全可以理解的，如果一个 DMB 就足够了（它也可以工作）并且如果我需要一个额外的 ISB，那么启用和禁用不会在实际复制之前发生，如下所示： HAL_PWR_EnableBkUpAccess(); __DSB(); std::copy(buffer, buffer + num_bytes, BaseAddress + address); __ISB(); HAL_PWR_DisableBkUpAccess(); 有人可以帮我吗，正确的方法是什么？ 0
2023-1-30 06:40:36　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × wang21cj 该类别下有 44 个回答。邀请回答新星之火12138 该类别下有 41 个回答。邀请回答 chm5 该类别下有 39 个回答。邀请回答 hgimtk 该类别下有 33 个回答。邀请回答 HengDu 该类别下有 30 个回答。邀请回答 hwp0415229 该类别下有 28 个回答。邀请回答 jghgfdssas 该类别下有 28 个回答。邀请回答 kingnet6688 该类别下有 26 个回答。邀请回答颜刚YanG 该类别下有 26 个回答。邀请回答可口可甜该类别下有 26 个回答。邀请回答柱子图宁该类别下有 25 个回答。邀请回答 kingnet9999 该类别下有 25 个回答。邀请回答 jenny042 该类别下有 25 个回答。邀请回答 andyfly7 该类别下有 25 个回答。邀请回答麻酱该类别下有 25 个回答。邀请回答 zyh34997 该类别下有 25 个回答。邀请回答 gXDhn 该类别下有 24 个回答。邀请回答 jiangwenwen 该类别下有 24 个回答。邀请回答哼小曲该类别下有 24 个回答。邀请回答云汉007 该类别下有 24 个回答。邀请回答举报何夏庄相关推荐 • 导致ARM内存屏障的原因究竟有哪些 4470 • EERAM消除SRAM电池备份 1118 • 单片机内存写入错误 1286 • STM32L4R5ZIT6P从SRAM运行代码时出现奇怪的循环行为是什么原因？ 217 • 使用MIMXRT1060-EVKB准备创建自定义板，无法让调试器正常工作的原因？ 190 • 导致DRAM比SRAM慢的原因有哪些 6492 • CC2640 开发板无法烧写入代码，什么原因？ 2858 • 如何从内部sram运行代码？ 209 • 怎样使用st-link将程序下载到SRAM中运行呢 1219 • Labview出现内存不足无法保存，关闭之后无法打开！！ 11251 1个回答

答案对人有帮助，有参考价值 0 如何确定启用的效果是否有效？如果 APB1 速度慢，或者 APB1 上存在总线主控 (DMA) 冲突，这可能还不够。见下文。 H4 在这方面非常非常不同 - 默认情况下，备份 SRAM 位于普通区域，即使该区域未缓存，它也可以重新排序写入。总线结构也不同。障碍可能是必要的，但也不是充分的；我对'H4 不感兴趣多加注意。在 'F4 中，写入永远不会被重新排序，即使在普通区域也是如此。这里的问题是由 PWR 所在的相对较慢的 APB1 总线与 BKPSRAM（以及带有 BDCR 的 RCC）所在的相对较快的 AHB1 总线造成的。这同样适用于所有备份域项。几年前我已经在这里讨论过它，ST 直到最近才“发现”它（参见 'F407 勘误表“对 DBP 位进行编程后禁用/启用备份域保护的可能延迟”）。从那里使用推荐的解决方法 - 对于您的情况，只有回读适用（C，我不 ++）： PWR->CR \|= PWR_CR_DBP; (void)PWR->CR; // readback to ensure the bit is set before commencing the SRAM/RTC access, as PWR is on APB1 whereas RTC and SRAM are on AHB1 反过来就没有这样的问题，即在写入 BPKSRAM 之后，在写入 PWR_CR.DBP 之前不需要任何延迟。不过，您可能希望确保编译器不会对访问进行重新排序（请参阅易失性和序列点；同样，我不会 ++）。

2023-1-30 13:57:55 评论举报李聪聪